0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何在Vivado Design Suite中完成平台准备工作

YCqV_FPGA_EETre 来源:FPGA开发圈 2020-09-03 09:21 次阅读

在本文中,我们将讲解如何在 Vivado Design Suite 中完成平台准备工作,以便将其用作为 Vitis 中的加速平台。 您既可以采用已确认的成熟设计作为平台,这样只需稍作增强便可灵活运用于加速软件功能,或者也可以采用仅含加速所需拓扑结构的简单基础平台。重点在于,此平台并没有必要采用一次性设计,而应采用可有机变化的设计,这样即可随您的设计需求而变。

01 引言

加速软件组件就意味着将其从 CPU 卸载至可编程逻辑中的加速 IP。Vitis 工具将负责处理在加速 IP 与 CPU 之间添加数据移动程序的操作。 但它确实需要用户提供输入信息。它需要了解从 SoC 和加速 IP 连接到哪个接口。它还需要了解有哪些时钟/复位可供使用。

并且由于我们在 CPU 与加速 IP 之间发送数据块,因此需要中断信号。基本上就这些……好吧,其实还要向 Vitis 工具提供一些其它信息,这个我们稍后再聊。

先继续往下看。启动 Vivado 并创建工程。我使用的是 ZCU104 评估板。但以下步骤对于所有 Zynq UltraScale 开发板都是通用的,无论是开发板还是定制板都一样。

02 创建硬件设计

创建块设计 (BD)。此处名称与用于命名平台的名称相同。

从 IP 目录添加 Zynq UltraScale 处理器子系统 IP 块。如果使用的是开发板,那么应启用“块自动化设置 (Block Automation)”功能。

我把默认接口更改为仅包含 LPD:

在我们的简单平台中,可以只创建 2 个时钟。这些时钟将在 Vitis 中使用。 我们可从 IP 目录添加 Clocking Wizard:

默认情况下,复位处于高电平有效状态,而复位源(位于 Zynq UltraScale 器件上)则处于低电平有效状态。因此,在进行时钟设置配置时需牢记此信息。 我添加了 3 个输出时钟:100Mhz、150Mhz 和 300Mhz:

并将复位极性设置为低电平有效(Active Low):

针对每个时钟都需要提供同步复位。我们有 3 个时钟,因此需要从 IP 目录添加 3 个 Processor System Reset IP 核:

下一步,需要添加中断信号。这里我们从 IP 目录添加 AXI Interrupt Controller。用户可以使用 IP integrator 中的“运行自动连接(Run Connection Automation)”功能来处理 AXI 连接。

使用 100Mhz 时钟

在 AXI Interrupt Controller 中,将“中断输出连接(Interrupt Output Connection)”设置为“单连接 (Single)”,并将其连接到 Zynq UltraScale IP 上的 pl_ps_irq:

对于基本硬件平台,这样设置就可以了。 现在,我们只需设置元数据,以便通过 Platform (PFM) 属性将硬件信息告知 Vitis 即可。

03 添加 PFM 属性

PFM 属性是将元数据传递给 Vitis 所必需的。 Vitis 会提取这些数据以判定哪些接口、时钟和中断信号可用于在现有平台中添加加速部分。

平台名称

首先,对平台命名:

完成命名后,您将看到一个新的“平台 (Platform)”选项卡。其中将显示整个设计中的所有时钟、接口和中断信号。 我们需要筛选可用于 Vitis 的资源。

启用时钟

右键单击时钟,然后单击“启用 (Enable)”:

针对 clk_out3 重复此操作。

时钟属性

选中“选项 (Options)”选项卡:

注:时钟 ID 必须以 0 开头并递增,因此,请更改此处设置。我们还必须指定默认值。 此处默认值即 Vitis 中使用的默认时钟:

设置 clk_out3 的索引

启用接口

可采用块设计中可用的任意接口,例如,Zynq UltraScale 器件上的接口或 AXI Interconnect 上的接口。 在此例中,我只添加 Zynq UltraScale 器件上的接口。

启用中断

04 工程属性

Vitis IDE 是支持众多不同流程(例如,数据中心、加速或嵌入式流程等)的统一工具。我们需要将此用途传递给 Vitis 工具。 如果要创建嵌入式设计,就需要指定该用途。在此示例中,我们将把 Vitis 用于加速。此用途必须明确指定,因为 Vitis 需要告知下游工具如何处理该平台。 此处可看到下列属性:

05 创建 XSA

完成以下任务以创建 XSA

•生成块设计 •创建 HDL 封装 •生成比特流 •依次单击“File -> Export -> Export Hardware” o 依次单击“Expandable -> Pre Synthesis”,然后选中“Bitstream”

用户可在此处输入详细信息:

至此大功告成。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10438

    浏览量

    206527
  • 可编程逻辑
    +关注

    关注

    7

    文章

    511

    浏览量

    43903
  • Vivado
    +关注

    关注

    18

    文章

    789

    浏览量

    65092

原文标题:如何在 Vivado 中为加速平台创建硬件工程

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    smt加工前的准备工作有哪些?

    一站式PCBA智造厂家今天为大家讲讲smt加工前的准备工作有哪些?SMT贴片加工制程前有哪些准备工作。在工业制造领域,SMT贴片加工是一项非常常见的技术。这种工艺可以提高电路板制造的效率,并保证电路
    的头像 发表于 01-26 09:18 231次阅读

    AMD Vivado Design Suite 2023.2的优势

    由于市场环境日益复杂、产品竞争日趋激烈,为了加快推出新型自适应 SoC 和 FPGA 设计,硬件设计人员和系统架构师需要探索更为高效的全新工作方式。AMD Vivado Design Suit
    的头像 发表于 11-23 15:09 388次阅读

    Vivado Design Suite 用户指南:编程和调试

    Vivado Design Suite 用户指南:编程和调试》 文档涵盖了以下设计进程: 硬件、IP 和平台开发 : 为硬件平台创建 PL
    的头像 发表于 10-25 16:15 439次阅读
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b> 用户指南:编程和调试

    Vivado Design Suite教程:嵌入式处理器硬件设计

    电子发烧友网站提供《Vivado Design Suite教程:嵌入式处理器硬件设计.pdf》资料免费下载
    发表于 09-15 10:12 1次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>教程:嵌入式处理器硬件设计

    UltraFAST设计方法指南(适用于Vivado Design Suite)

    电子发烧友网站提供《UltraFAST设计方法指南(适用于Vivado Design Suite).pdf》资料免费下载
    发表于 09-15 09:56 1次下载
    UltraFAST设计方法指南(适用于<b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>)

    Vivado Design Suite教程:动态功能交换

    电子发烧友网站提供《Vivado Design Suite教程:动态功能交换.pdf》资料免费下载
    发表于 09-14 15:13 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>教程:动态功能交换

    Vivado Design Suite用户指南:使用约束

    电子发烧友网站提供《Vivado Design Suite用户指南:使用约束.pdf》资料免费下载
    发表于 09-13 15:48 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:使用约束

    Vivado Design Suite用户指南:综合

    电子发烧友网站提供《Vivado Design Suite用户指南:综合.pdf》资料免费下载
    发表于 09-13 15:47 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:综合

    Vivado Design Suite用户指南:设计分析与收敛技巧

    电子发烧友网站提供《Vivado Design Suite用户指南:设计分析与收敛技巧.pdf》资料免费下载
    发表于 09-13 15:45 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:设计分析与收敛技巧

    Vivado Design Suite用户指南:使用Tcl脚本

    电子发烧友网站提供《Vivado Design Suite用户指南:使用Tcl脚本.pdf》资料免费下载
    发表于 09-13 15:26 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:使用Tcl脚本

    Vivado Design Suite用户指南:I/O和时钟规划

    电子发烧友网站提供《Vivado Design Suite用户指南:I/O和时钟规划.pdf》资料免费下载
    发表于 09-13 15:10 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:I/O和时钟规划

    Vivado Design Suite用户指南:编程和调试

    电子发烧友网站提供《Vivado Design Suite用户指南:编程和调试.pdf》资料免费下载
    发表于 09-13 14:47 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:编程和调试

    Vivado Design Suite用户指南:采用IP进行设计

    电子发烧友网站提供《Vivado Design Suite用户指南:采用IP进行设计.pdf》资料免费下载
    发表于 09-13 11:18 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:采用IP进行设计

    UltraFAST设计方法指南(适用于Vivado Design Suite

    电子发烧友网站提供《UltraFAST设计方法指南(适用于Vivado Design Suite).pdf》资料免费下载
    发表于 09-13 10:18 0次下载
    UltraFAST设计方法指南(适用于<b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>)

    Vivado Design Suite用户指南:版本说明、安装和许可

    电子发烧友网站提供《Vivado Design Suite用户指南:版本说明、安装和许可.pdf》资料免费下载
    发表于 09-13 09:16 0次下载
    <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> <b class='flag-5'>Suite</b>用户指南:版本说明、安装和许可