QDR SRAM与Spartan3 FPGA的接口设计(2)
2.1 用Spartan3作为QDR的存储控制器
Spartan3系列FPGA是由Xilinx公司基于成功的Virtex-II FPGA架构而研发的性价比较高的一种产品。Spartan3器件有如下特点：嵌入式18×18乘法器支持高性能DSP应用;片上数字时钟管理(DCM)，无需外部时钟管理器件;分布式的存储器和SRL16移位寄存器逻辑能够更高效执行DSP功能;18KB 块RAM，可以用作缓存或是高速缓存;数字片上终端能够消除对多个外部电阻器的需求;8个独立的I/O阵列支持24种不同的I/O标准;Spartan3系列的FPGA独有的特性可以简化存储控制器的设计。图2是用Spartan3系列FPGA实现的存储控制器结构图。
该存储控制器的设计可以在深度扩展模式下实现对四个SRAM的控制。每个QDR SRAM会收到对各自的读写端口进行控制的相互独立的控制信号，而对所有的SRAM来说，地址和数据端口是共用的。
存储控制器是以QDR SRAM工作在单时钟模式下对其进行控制的，从而可以简化存储器接口。控制器工作在100MHz的时钟频率下，允许7.2Gbps的带宽。存储控制器有独立的读写状态机，存储控制器的控制是基于两位指令输入的形式来实现的。
2.2 QDR SRAM和Xilinx Spartan3系列FPGA的接口连接
Spartan3系列的FPGA独有的特性可以简化存储控制器的设计。Spartan3系列产品是业界成本最低的可编程逻辑电路。在Spartan3系列FPGA中，有DCM(数字时钟管理)模块，可以用来消除内部全局时钟网络的时钟歪斜，或者消除为片外其他系统组成部分提供时钟的过程中所出现的时钟歪斜。DCM中的DLL能够使控制器完成FPGA的片上时钟和QDR SRAM之间的零时钟歪斜。除此之外，DCM还提供其他的功能，如相位调解，分频和倍频。图3所示为DCM在存储控制器设计中的应用。
- 第 1 页：QDR SRAM与Spartan3 FPGA的接口设计(1)
- 第 2 页：低成本解决方案#
- 第 3 页：时序的实现#
本文导航
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
相关阅读：
- [电工基础电路图] 同步突发式SRAM 2011-05-30
- [新品快讯] QDR联盟推出业界最快的四倍数据率(QDR)SRAM 2011-05-01
- [新品快讯] 业界最快QDR SRAM(静态随机存取存储器) 2011-04-27
- [新品快讯] 赛普拉斯推出串行非易失性静态随机存取存储器 2011-04-06
- [新品快讯] Cypress推出新款序列非挥发静态随机存取内存(nv 2011-03-29
- [FPGA/ASIC技术] 基于FPGA的嵌入式块SRAM的设计 2011-03-04
- [模拟技术] 起因于RTN的SRAM误操作进行观测并模拟的方法 2011-01-18
- [新品快讯] 赛普拉斯36-Mbit和18-Mbit容量的四倍速和双倍速S 2011-01-10
( 发表人：叶子 )