基于CPLD的卷积码编解码器的设计

资料大小: 184

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2009-08-10

上 传 者: 发烧友他上传的所有资料

资料介绍

标签:编解码器(1)
卷积码是一种性能优良的差错控制编码。本文阐述了卷积码编解码器的基本工作原理,在MAX+PLUS2 软件平台上,给出了利用复杂可编程逻辑器件设计的(2,1,6)卷积码编解码器电路,并进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15 中,测试结果表明,达到了预期的设计要求。
关键词 卷积码;编码器;解码器;复杂可编程逻辑器件

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料