如何进行CMOS集成运算放大器的版图设计详细实验说明

资料大小: 0.44 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2019-03-21

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:DRC(30)运算放大器(1487)CMOS(2006)

  实验要求

  本次实验要求学生完成对CMOS集成运算放大器电路的版图设计及其物理验证。

  设计方案对比和论证确定:

  设计方案

  方案一:

  大尺寸的版图。即所有的器件尺寸远远超过最小值,这样在电路连接正确的基础上既不用担心版图出错,又不用担心各种距离尺寸问题。这种方案简单易上手,而且很快就做完了,除了系统上的错误之外就是正确的,但是这种方案在实际应用时非常不可取,因为大尺寸不仅制作困难,而且很费成本,所以不可取。

  方案二:

  小尺寸的版图。即所有的器件尺寸基本接近最小值或者最小值的倍数,基本符合设计规则,在设计版图时要时刻DRC,防止出错,这需要认真计算尺寸,用标尺时刻做好度量工作,因为一个地方出问题很可能要出大错,所以这种方案能够保证设计的版图最符合要求,而且有可能还可以付诸于实际应用,但是这种方案需要花很长时间来画版图,所以比较费时费力。

  因为前期在电路仿真时遇到了很多麻烦,再加上自身水平有限,所以大部分时间花在了电路测试电路的搭建上,所以后来经过组员的讨论论证,再考虑时间比较紧的缘故,我们决定采用折衷的方法,即在尽量符合设计规则的前提下,尽最大可能把版图尺寸缩小,基本上是第一种。

  根据电路要求手动计算各个器件的参数;利用Cadence Virtuoso绘制两级CMOS运算放大器的原理图,生成Symbol文件;对两级CMOS运算放大器进行仿真,得到其增益,带宽和相位裕度;对该CMOS两级运算放大器输入方波信号,得到其摆率;应用virtuoso绘制该CMOS两级运算放大器版图,进行DRC检查,进行LVS检查。具体过程为:恒流源偏置电路的设计,差分放大器的设计(包括输入对管的设计及有源负载对管的设计),第二级共源放大器的设计,缓冲级的设计考虑,沟道长度的选取,最后画版图。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料