基于CPLD的VHDL语言数字钟(含秒表)设计
资料介绍
标签：
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。
下载地址
基于CPLD的VHDL语言数字钟(含秒表)设计下载
用户评论
查看全部 条评论
发表评论请先 登录， 还没有账号？免费注册。
发表评论