在很多设计中,CPLD仅作为电路中的辅助元件,坦白地说,对大多数硬件开发工程师来说,CPLD部分的设计并不是他们主要的工作,并不想花太多时间去学习。Quartus功能强大,但很多工具并不需要在CPLD设计中使用。Quartus使用极其方便,可简可繁,木文力争让读者在两小时内就掌握基本的使用方法。木文同样适用于FPGA设计的一部分,FPGA设计中涉及更深一些的时序分析、时序约束、逻辑分区,逻辑锁定,逻辑分析仪,功耗分析等等功能,所需工具较多,请参看其它教程。本文图片配合文字和箭头为主要讲解方式,所以需多用一下放大功能,在200%左右看插图时,可以清晰看到文字。
用户评论
查看全部 条评论
发表评论请先 登录， 还没有账号？免费注册。
发表评论