使用FPGA实现一位全加器的文本输入实验报告资料免费下载

资料大小: 0.03 MB

所需积分: 0

下载次数:

用户评论: 0条评论,查看

上传日期: 2020-12-02

上 传 者: 易水寒他上传的所有资料

资料介绍

标签:全加器(36)vhdl(661)fpga(12047)

一、实验目的与要求

通过此实验了解FPGA开发软件QuartusII的使用方法及VHDL的编程方法,学习用VHDL语言来描述1位全加器及电路的设计仿真和硬件测试

二、实验设备

SmartSOPC+多功能教学实验开发平台。

三、实验内容

本实验的内容是建立一个1位全加器。具体内容包括:

(1)使用quartusII建立工程、编写程序;

(2)进行波形仿真验证;

(3)进行硬件测试;

通过SmartSOPC实验箱上的按键KEY0-KEY2输入信号,分别为ain、bin、cin输出sum和count通过led6和led7指示(灯亮表示输出为“0”)。

四、实验步骤

(1)启动quartusII建立一个空白工程,然后命名为adder1b.qpf。

(2)新建VHDL源程序文件adder1b.vhd,输入程序代码并保存。

(3)编译前设置:

1、选择目标芯片EP3C55F484C8。

2、选择配置器件的工作方式。

3、选择配置器件EPCS1和编程方式。

4、选择目标器件闲置引脚状态为输入三态。

5、锁定引脚。

set_locaTIon_assignmentPIN_E13-toled[6]

set_locaTIon_assignmentPIN_E11-toled[7]

set_locaTIon_assignmentPIN_AB11-tokey[0]

set_locaTIon_assignmentPIN_AA11-tokey[1]

set_location_assignmentPIN_T21-tokey[2]

6、再次进行全程编译。

(4)通过jtag下载程序到实验箱中,并将相应的短接帽插好,并将按键与相应FPGA输出引脚连接好,观察实验现象。

(5)通过波形仿真,查看实验结果。

用户评论

查看全部 条评论

发表评论请先 , 还没有账号?免费注册

发表评论

用户评论
技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
上传电子资料