TL16C2752 具有 64 字节 FIFO 的双路 UART

TL16C2752是TL16C2552的速度和功能升级。由于它们的引脚排列和软件兼容，如果需要，设计可以轻松地从TL16C2552迁移到TL16C2752。 TL16C2752内的附加功能可通过扩展寄存器组访问。一些关键的新功能是更大的接收和发送FIFO，嵌入式IrDA编码器和解码器，RS-485收发器控制，软件流控制（Xon /Xoff）模式，可编程发送FIFO阈值，中断的扩展接收和发送阈值电平，以及流量控制暂停/恢复操作的扩展接收阈值电平。

TL16C2752是双通用异步接收器和发送器（UART）。它集成了两个独立UART的功能：每个UART都有自己的寄存器组，发送和接收FIFO。两个UART仅共享数据总线接口和时钟源，否则它们独立运行。 UART功能的另一个名称是异步通信元素（ACE），这些术语可以互换使用。本文档的大部分内容描述了每个ACE的行为，并了解TL16C2752中集成了两个这样的器件。

在上电或复位时功能相当于TL16C450（单字符或TL16C450模式），每个ACE都可以置于备用FIFO模式。这通过缓冲接收和待传输的字符来减轻CPU过多的软件开销。每个接收器和发送器在其各自的FIFO中存储多达64个字节，接收FIFO包括每个字节三个附加位用于错误状态。在FIFO模式下，可选择的硬件或软件自动流控制功能可以通过自动控制串行数据流来显着减少程序过载并提高系统效率。

每个ACE对从外设接收的数据执行串行到并行转换设备或调制解调器将并行数据存储在其接收缓冲区或FIFO中，并且每个ACE在将并行数据存储在其发送缓冲区或FIFO中后，对从其CPU发送的数据执行并行到串行转换。 CPU可以随时读取ACE的状态。每个ACE都包含完整的调制解调器控制功能和可根据应用定制的处理器中断系统。

每个ACE都包含一个可编程波特率发生器，能够将参考时钟除以1到65535的除数，因此为发送器和接收器逻辑产生16×或8×内部参考时钟。每个ACE最高可容纳3 Mbaud串行数据速率（48 MHz输入时钟）。作为参考点，该速度将产生333 ns的位时间和3.33- = s字符时间（对于8，N，1个串行数据），内部时钟以48 MHz和16×采样运行。

每个ACE都有 TXRDY 和 RXRDY （通过 MF ）输出，可用于连接DMA控制器。