CD54HC297 高速 CMOS 逻辑数字锁相环

?? HC297和CD74HCT297是高速硅栅CMOS器件，与低功耗肖特基TTL（LSTTL）引脚兼容。

这些器件旨在为高精度，数字，锁相环应用提供简单，经济高效的解决方案。它们包含除N分频计数器之外的所有必要电路，用于构建一阶锁相环。

EXCLUSIVE-OR（XORPD）和边缘控制相位检测器（ECPD）提供最大的灵活性。 EXCLUSIVE-OR相位检测器的输入信号必须具有50％的占空比才能获得最大锁定范围。

正确划分环路功能，包装外部有许多构建模块，这使得设计人员可以轻松地将纹波消除（参见图2）或级联到更高阶的锁相环。

上/下K计数器的长度可根据数字编程。 K计数器功能表。当A，B，C和D都为低电平时，K计数器被禁用。当A和B，C和D为低电平时，K计数器只有三级长，这扩大了带宽或捕获范围，缩短了环路的锁定时间。当A，B，C和D全部编程为高电平时，K计数器变为十七级，这会缩小带宽或捕获范围并延长锁定时间。通过操作A至D输入实时控制环路带宽可以最大限度地提高数字锁相环的整体性能。

?? HC297和CD74HCT297可以执行经典的一阶锁相环-loop功能，不使用模拟组件。数字锁相环（DPLL）的精度不受V _CC 和温度变化的影响，但仅取决于K时钟的精度和环路传播延迟。