侵权投诉

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

加法器原理

发烧友学院 来源:未知 作者:姚远香 2019-06-19 14:20 次阅读

加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。在电子学中,加法器是一种数位电路,其可进行数字的加法计算。三码,主要的加法器是以二进制作运算。由于负数可用二的补数来表示,所以加减器也就不那么必要。

加法器原理

加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加器。常用作计算机算术逻辑部件,执行逻辑操作、移位与指令调用。

对于1位的二进制加法,相关的有五个的量:1,被加数A,2,加数B,3,前一位的进位CIN,4,此位二数相加的和S,5,此位二数相加产生的进位COUT。前三个量为输入量,后两个量为输出量,五个量均为1位。

对于32位的二进制加法,相关的也有五个量:1,被加数A(32位),2,加数B(32位),3,前一位的进位CIN(1位),4,此位二数相加的和S(32位),5,此位二数相加产生的进位COUT(1位)。

要实现32位的二进制加法,一种自然的想法就是将1位的二进制加法重复32次(即逐位进位加法器)。这样做无疑是可行且易行的,但由于每一位的CIN都是由前一位的COUT提供的,所以第2位必须在第1位计算出结果后,才能开始计算;第3位必须在第2位计算出结果后,才能开始计算,等等。而最后的第32位必须在前31位全部计算出结果后,才能开始计算。这样的方法,使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。

收藏 人收藏

    评论

    相关推荐

    浅析集成电路数据选择器与加法器

    集成电路数据选择器的工作原理和逻辑功能是什么? 集成电路加法器的工作原理及其逻辑功能是什么? ...
    发表于 11-02 06:44 202次 阅读

    如何用小脚丫FPGA核心板实现4位加法器功能

    在上次的文章 - 浅谈“数字电路”的学习(8)- 编码器、译码器、多路复用器、解复用器的关系和应用 ....
    的头像 电子森林 发表于 10-11 09:21 2626次 阅读
    如何用小脚丫FPGA核心板实现4位加法器功能

    怎样去设计一种双极性电压测量电路

    怎样去设计一种双极性电压测量电路? 怎样去设计一种反相比例放大电路? ...
    发表于 09-18 08:24 0次 阅读

    用51单片机做一个简单加法器 精选资料分享

    在做完流水灯后就可以尝试做一个结合数码管和按键结合的简单加法器我所用的是sct89c51单片机此单片机有3个数码管,可以通过2个ke...
    发表于 07-21 06:28 101次 阅读

    如何在verilog编码时使用自己想要的加法器和乘法器?

    本文中介绍了如何在编码时使用自己想要的加法器和乘法器等...
    发表于 06-21 07:45 101次 阅读

    一文读懂CPU构造的基本原理是什么?

    过去200年人类最重要的发明是什么?蒸汽机?电灯?火箭?这些可能都不是,最重要的也许是这个小东西:这....
    的头像 硬件攻城狮 发表于 06-10 09:19 37287次 阅读
    一文读懂CPU构造的基本原理是什么?

    关于二进制表示和补码计算的来龙去脉

    一、前言 计算机最喜欢的数字就是 0 和 1,在 CPU 的世界中,它只认识这两个数字,即使是强大的....
    的头像 FPGA之家 发表于 06-07 14:30 811次 阅读

    加法器设计代码参考

    介绍各种加法器的Verilog代码和testbench。
    发表于 05-31 09:23 268次 阅读

    深度解读硬件加法器、触发器、锁存器

    我们都知道,「通电」代表「真」,用逻辑1表示;「不通电」代表「假」,用逻辑0表示。「与门」电路是用晶....
    的头像 嵌入式ARM 发表于 05-28 11:18 1414次 阅读
    深度解读硬件加法器、触发器、锁存器

    基于“ Y”开关的概念来构建中继计算机

    在SPDT继电器(或电子开关)中可用的四个端子/引脚中,只有S始终充当输入。在某些使用场景中,COM....
    的头像 电子设计 发表于 05-13 07:58 862次 阅读
    基于“ Y”开关的概念来构建中继计算机

    如何去设计子带分解的自适应滤波器?

    基于子带分解的自适应滤波结构是怎样构成的? 如何去设计子带分解的自适应滤波器? 如何对子带分解的自适应滤波器进行仿真测试...
    发表于 05-07 06:18 101次 阅读

    如何搭建一个加法器的UVM验证平台

    RTL就是一个带时序的1bit加法器,然后验证是否功能正确。理论上的正确功能应该是输入数据a和数据b....
    的头像 city_prolove 发表于 04-15 14:10 1695次 阅读
    如何搭建一个加法器的UVM验证平台

    【实验】入门基础篇--FPGA数字逻辑电路设计与分析:全加器

    FPGA数字逻辑电路的设计与分析,包含项目实例、全流程设计说明文档,项目源代码文件。 ...
    发表于 03-30 14:48 202次 阅读
    【实验】入门基础篇--FPGA数字逻辑电路设计与分析:全加器

    从零开始学FPGA-Verilog语法基础(中)

    这个程序要找对一一对应关系,例如脉冲模块里的clock对应posedge clock中的clock,....
    的头像 city_prolove 发表于 03-14 10:16 1017次 阅读
    从零开始学FPGA-Verilog语法基础(中)

    什么是加法器?加法器的原理是什么 ?

    什么是加法器? 加法器的原理是什么 反相加法器等效原理图解析 ...
    发表于 03-11 06:30 404次 阅读

    加法器产生数和的装置实验工程文件资料合集免费下载

    本文档的主要内容详细介绍的是加法器产生数和的装置实验工程文件资料合集免费下载。
    发表于 03-08 15:22 210次 阅读

    加法器结构和硬件乘法器的基础使用工程文件免费下载

    64位乘法器设计实验是我在科大的第一个课程设计,verilog程序的熟练掌握对于微电子专业的学生来讲....
    发表于 03-08 15:22 211次 阅读

    加法器是如何实现的

     verilog实现加法器,从底层的门级电路级到行为级,本文对其做出了相应的阐述。
    发表于 02-18 14:53 1941次 阅读
    加法器是如何实现的

    加法器工作原理_加法器逻辑电路图

    加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的....
    发表于 02-18 14:40 8784次 阅读
    加法器工作原理_加法器逻辑电路图

    一种很简单的增量调制(DM)编码

    本文是该系列的第19篇。语音编码压缩的目的是在尽量不损失信息的情况下降低码率,从而节省存储空间和通信....
    的头像 电子设计 发表于 12-31 12:17 2777次 阅读

    基于AXI总线的加法器模块解决方案

    前面一节我们学会了创建基于AXI总线的IP,但是对于AXI协议各信号的时序还不太了解。这个实验就是通....
    的头像 39度创意研究所 发表于 12-23 15:32 1113次 阅读

    100个VHDL语言例程代码实例资料免费下载

    本文档的主要内容详细介绍的是100个VHDL语言例程代码实例资料免费下载。
    发表于 12-22 17:07 497次 阅读

    FPGA的VHDL语言100个实例详解

    本文档的主要内容详细介绍的是FPGA的VHDL语言100个实例详解包括了:第1例带控制端口的加法器,....
    发表于 12-21 17:10 1066次 阅读

    Verilog教程之Verilog HDL高级程序设计举例

    个四位串行加法器由4个全加器构成。全加器是串行加法器的子模块,而全加器是由基本的逻辑门构成,这些基本....
    发表于 12-09 11:24 317次 阅读
    Verilog教程之Verilog HDL高级程序设计举例

    加法器和反向加法器的基本原理

    加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入,而和数与进位....
    发表于 12-08 22:03 1284次 阅读
    加法器和反向加法器的基本原理

    基于Verilog硬件描述语言实现SHA-1算法的设计

    单向散列函数是密码学中一种重要的工具,它可以将一个较长的位串映射成一个较短的位串,同时它的逆函数很难....
    的头像 电子设计 发表于 11-28 10:16 2065次 阅读

    十个经典运放电路的分析资料说明

    运算放大器组成的电路五花八门,令人眼花瞭乱,是模拟电路中学习的重点。在分析它的工作原理时倘没有抓住核....
    发表于 11-27 08:00 2091次 阅读
    十个经典运放电路的分析资料说明

    加法器与反相加法器到底是什么

    即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位....
    发表于 11-23 14:45 388次 阅读
    加法器与反相加法器到底是什么

    CPU为什么能看懂二进制的数

    那乘3呢?简单,先位移一次(乘2)再加一次。乘5呢?先位移两次(乘4)再加一次。所以一般简单的CPU....
    发表于 11-16 08:00 364次 阅读
    CPU为什么能看懂二进制的数

    基于DDS的跳频信号产生系统案例解析

    跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点,广泛应用于军事、交通、商业等各个....
    的头像 39度创意研究所 发表于 11-14 11:31 2049次 阅读
    基于DDS的跳频信号产生系统案例解析

    CFAR的基本原理和使用FPGA实现CFAR的设计方法概述

    简要介绍广泛应用于雷达信号处理中的恒虚警率( CFAR) 的基本原理。通过对数据流的分析, 依据CF....
    发表于 11-05 14:53 1085次 阅读
    CFAR的基本原理和使用FPGA实现CFAR的设计方法概述

    电脑主板的常见故障维修方法有哪些

    本文档的主要内容详细介绍的是电脑主板的常见故障维修方法有哪些。
    发表于 10-27 08:00 1782次 阅读
    电脑主板的常见故障维修方法有哪些

    数字集成系统设计和仿真说明

    1、在状态 0,PCOUT 有效,PC 的值 00000001 即刻输出到总线 BUS_A 上,并被....
    发表于 10-23 15:02 229次 阅读
    数字集成系统设计和仿真说明

    并行加法的高效实现

    此电路对应的RTL代码如下图所示,这里我们使用了SystemVerilog来描述。输入a和b均为4个....
    的头像 TeacherGaoFPGAHub 发表于 10-23 09:40 1199次 阅读
    并行加法的高效实现

    4位二进制并行加法器的程序和工程文件免费下载

    本文档的主要内容详细介绍的是4位二进制并行加法器的程序和工程文件免费下载。
    发表于 09-30 16:41 469次 阅读
    4位二进制并行加法器的程序和工程文件免费下载

    使用流水线结构设计加法器的方案和工程文件免费下载

    本文档的主要内容详细介绍的是使用流水线结构设计加法器的方案和工程文件免费下载
    发表于 09-07 18:21 309次 阅读
    使用流水线结构设计加法器的方案和工程文件免费下载

    运算放大器和放大电路区别在哪 经典运算放大器电路图

    运放的输入电位通常要求高于负电源某一数值,而低于正电源某一数值。经过特殊设计的运放可以允许输入电位在....
    发表于 09-01 17:05 1788次 阅读
    运算放大器和放大电路区别在哪 经典运算放大器电路图

    数字电路中加法器和减法器逻辑图分析

    多位二进制减法器,是由加法电路构成的;在加法电路的基础上,减法与加法采用同一套电路,实现加减法共用。
    发表于 09-01 16:02 8138次 阅读
    数字电路中加法器和减法器逻辑图分析

    采用可编程逻辑器件实现并行高速数字相关器的应用方案

    在数字通信系统中,常用一个特定的序列作为数据开始的标志,称为帧同步字。在数字传输的过程中,发送端要在....
    发表于 08-13 16:56 375次 阅读
    采用可编程逻辑器件实现并行高速数字相关器的应用方案

    关于数字电路的七大知识点

    实际上如果算上逻辑门的延迟的话,那么F最后就会产生毛刺。信号由于经由不同路径传输达到某一汇合点的时间....
    的头像 人间烟火123 发表于 08-08 17:12 3538次 阅读
    关于数字电路的七大知识点

    fir分布式滤波的fpga实现

    这次设计就在加法器带宽处产生问题,带宽不够,发现出来的波形顶部挪到低下去了,通过看中间数据发现是数据....
    发表于 07-28 18:39 451次 阅读
    fir分布式滤波的fpga实现

    如何在Virtex FPGA板上为64位加法器进行功耗分析

    我为64位加法器编写了一个Verilog代码,并在FPGA上进行了综合 我想在Virtex FPGA板上为64位加法器进行功耗分析。 任...
    发表于 07-18 13:41 404次 阅读

    CPU 到底是怎么识别代码的?

    电流可以从A端流向C端,但反过来则不行。你可以把它理解成一种防止电流逆流的东西。
    发表于 07-17 16:48 832次 阅读
    CPU 到底是怎么识别代码的?

    基于VHDL串行加法器的实现

    电子产品随着技术的进步,更新换代速度可谓日新月异。EDAI‘辉lectronicDesignAuto....
    发表于 07-16 08:56 923次 阅读
    基于VHDL串行加法器的实现

    DM74LS83A四位快速进位二进制加法器的数据手册免费下载

    这些全加器执行两个4位二进制数的加法。为每一位提供和(∑)输出,并从第四位获得所得进位(C4)。这些....
    发表于 05-26 08:00 903次 阅读
    DM74LS83A四位快速进位二进制加法器的数据手册免费下载

    创建半加法器的测试平台运行模拟出现错误的解决办法?

    你好! 我正在尝试创建半加法器的测试平台。 在尝试运行模拟后,我收到此错误 错误:[VRFC 10-91] half_adder未声明[D:...
    发表于 05-25 12:31 233次 阅读

    如何检查AND门的逻辑门?

    你好。 我是在FPGA上设计系统的初学者。 我的fpga是XC7K325T -2 FFG900(knitex - 7系列) 我想计算基本15位2输入...
    发表于 05-25 07:28 238次 阅读

    没有乘法的神经网络,你敢想象吗?

    现阶段的AdderNet并非没有缺陷,作者在项目主页中说,由于AdderNet是用加法过滤器实现的,....
    的头像 倩倩 发表于 03-27 15:11 1572次 阅读
    没有乘法的神经网络,你敢想象吗?

    怎样构建并测试一位二进制完全加法器

     显示了一位完整加法器的真值表在第一个图中;使用真值表,我们能够导出求和和进位的布尔函数,如第二张附....
    的头像 39度创意研究所 发表于 11-20 09:54 2529次 阅读

    大话计算机的PPT演示文稿资料免费下载

    写作思路:先提出问题,计算机到底是怎么算1+1=2 的。给出思考过程,给出答案,引出基本的组合逻辑电....
    发表于 11-19 15:14 991次 阅读
    大话计算机的PPT演示文稿资料免费下载

    如何在Quartus II中创建一个4位加法器

    由于完成了项目电路,因此需要将输入和输出引脚分配给FPGA板上的开关和LED。这将是测试电路是否正常....
    的头像 39度创意研究所 发表于 11-18 09:43 11734次 阅读

    一些基础的运用电路合集免费下载

    本文档的一些基础的运用电路合集免费下载包括了:反向放大器同向放大器加法器减法器积分电路微分电路电压转....
    发表于 11-12 08:00 574次 阅读
    一些基础的运用电路合集免费下载

    SYNIOS P2720系列紧凑型LED设备的数据手册免费下载

    这种紧凑型LED设备是SYNIOS P2720系列的一部分。考虑到该产品系列的可扩展性,它提供了一个....
    发表于 10-28 17:40 433次 阅读
    SYNIOS P2720系列紧凑型LED设备的数据手册免费下载

    反相加法器原理图与电路图

    即是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的进位....
    的头像 陈翠 发表于 09-22 11:24 3448次 阅读
    反相加法器原理图与电路图

    半加器电路原理图资料免费下载

    半加器电路是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器电路。 是实现两个一位....
    发表于 07-08 08:00 1314次 阅读
    半加器电路原理图资料免费下载

    二进制加法器电路框图

    二进制加法器是半加器和全加法器形式的运算电路,用于将两个二进制数字加在一起.
    的头像 模拟对话 发表于 06-22 10:56 15742次 阅读
    二进制加法器电路框图

    加法器功能

    加法器是产生数的和的装置。加数和被加数为输入,和数与进位为输出的装置为半加器。若加数、被加数与低位的....
    的头像 发烧友学院 发表于 06-19 14:19 3949次 阅读

    虚断和虚短分析运放电路的详细资料说明

    由于运放的电压放大倍数很大,一般通用型运算放大器的开环电压放大倍数都在80 dB以上。而运放的输出电....
    发表于 05-23 08:00 722次 阅读
    虚断和虚短分析运放电路的详细资料说明

    短距无线话筒扩音系统的设计资料说明

    本作品制作了一个短距无线话筒扩音系统,主要包括无线话筒和无线话筒接收机两部分。无线话筒采用 FM 调....
    发表于 05-21 08:00 1098次 阅读
    短距无线话筒扩音系统的设计资料说明

    12位加法器的实验原理和设计及脚本及结果资料说明

    加法器是数字系统中的基本逻辑器件。例如:为了节省资源,减法器和硬件乘法器都可由加法器来构成。但宽位加....
    发表于 04-15 08:00 1156次 阅读
    12位加法器的实验原理和设计及脚本及结果资料说明