微控制器EMC的主要躁声源是来自哪里

根据一般EE的经验，尤其是高频率的窄带噪声比宽带噪声能耗高，因此以下章节将集中于窄带噪声。

3.1.1震荡器

当涉及到时钟和窄带噪声，就会自然而然地想到振荡器。 图 3-2显示了典型一般微控制器的石英震荡器信号X1 和 X2 的措施。 虽然信号不是完全的正弦波形，但比较接近。 事实上，根据频谱分析仅能表示少数一些谐波。此外，和微控制器的总功耗相比，振荡器的功耗是相当较低的，因此一般微控制器的石英振荡器引起的噪音辐射相当低。然而，信号形状和其频谱可能大大有别于其他类型的振荡器，例如RC 振荡器。

注:虽然石英晶体振荡器不是辐射的大问题，但它可能容易受到噪音的影响，因此当进行微控制器的震荡器模块布线时必须特别注意。

图 3-1: 石英震荡器 X1和X2信号

3.1.2内核， PLL和时钟树

正弦时钟不能使用在如微控制器等内部是数字逻辑的器件上，因此，在一般的 CMOS微控制器上，振荡器时钟被整形为矩形，并且通过时钟树分布在内部装置中。由于时钟具有多种用途，到时钟树的各分支具有传播延迟，必须调整时钟边缘到各地装置大约在同一时间。所有开关型核心元件拉电流几乎是在同一时间内，由此内核的脉冲电流是一个主要的内核噪声源。 一般微控制器通常使用两种边缘的时钟，由此内核电流的窄带频谱在内核的运行频率及其谐波频率上呈现电流峰值，呈现的最高频率一般是内核运行频率的两倍。由于一般微控制器通常包括一个或多个时钟分频器，因此低频谐波也必须考虑。 最后，内部数据操作等在低电平时提供一些宽带噪声。 一方面，振荡器之前的外扩也是一个小的噪声源，另一方面，内核电流是和内核的运作频率相关的。在下两种情况下，提供的内核频率是一样的，利用一个较慢的振荡器和锁相环( 例如 4 MHz´4=16 MHz )或使用较快振荡器(例如 16MHz)，这样应当引起相似级别的辐射。

3.1.3外部存储器接口

外部存储器接口包括地址总线，数据总线和一些控制信号。地址总线由微控制器输出，由于非线性存取顺序提供的是非周期信号，因此，从 EME角度讲，地址总线相当于宽带噪声，低地址位通常比较高的地址位具有更多的开关频率，所以这些都是较为重要的信号。

如果外部存储器是只读或Flash存储器，数据总线由存储器驱动，即便内存是RAM，读取周期也通常占主导地位。 因此，数据总线的电磁辐射主要是由决定于存储器。

对于控制信号的电磁辐射，是存储器接口上最应当注意的部分。最关键的信号是系统和/或内存的时钟驱动器(SDRAM)，因为它可产生巨大的窄带噪声，在激活状态下，即使引脚是开路的，它的躁声也是较大的(参见到I/O端口串扰的说明)，因此无论任何地方，时钟驱动器都应该被关掉。最后，由于这些开关信号(RAS， CAS， ASTB等)常常无规律的反复跳变，所以它们是潜在的躁声源。

3.1.4I/O-ring上的通用端口

这些引脚的电磁辐射无法估计，由于这些引脚一般由用户配置。 静电或偶尔开关引脚应不会造成重大的辐射，而频繁开关切换的引脚已被视为潜在噪音来源。重复的切换引脚由于其窄带特性可能比非重复引脚包括较高的噪声，例如系统时钟或CSI时钟，还有CSI数据输出或CAN数据输出。

3.1噪声传播到非开关引脚

开关引脚是很明显的噪声源，更糟糕的是，它会对不相连的引脚产生辐射影响。现在这里对其中一些作一下叙述。

3.1.1控制器供电系统

供应系统一般是由一个或多个电源引脚以及相对应的地引脚组成，一般一般微控制器提供几种隔离供电系统，不同的电源以及相对应的地是彼此相互隔离的，每个供电系统必须至少有一个去藕电容，在较宽的频率范围提供所需低阻抗电源。

在微控制器内部，任何元件都直接或间接地连接到至少一个供电系统上，这样，微控制器内部任何转换都会引起电流流动。电流辐射是与电流流动的环路面积成正比的，因此，这些回路要设计尽可能小，在这里最佳示例是微控制器与去耦电容之间的电流回路。

任何电源都具有非0Ohm的源阻抗， 特别是在频率较高的情况下，导线电感阻抗变得很大时，因此脉冲电流会将纹波叠加到直流电源上以至引起辐射，所以提供给微控制器低阻抗的电源，可减少这种辐射。

3.1.2内核到 I/O口的躁声串扰

(1)共同阻抗耦合

任何两个电路在它们的供电时共用同一阻抗，彼此之间将会产生串扰。下例图左边部分说明了核和I/O利用同一电源的情况下的核噪声。 这个噪声是由与压降相关的核电流引起的，这里的压降是通过粘合线和引脚自感引起的，在图 3-3中，以电阻的形式表示。即使PCB的电源电压系统是远离各种纹波电压，但片内电源也是有躁声的。因为端口缓冲区和内核是同一种内部电源，噪声通过激活的晶体管传递到每个输出接脚，这不仅影响输出管脚，还影响输入引脚，输入引脚被影响取决于芯片内部的寄生电容(例如保护电路)。 在对 EME敏感的情况下，可能需要对每一个引脚滤波，至少对于多引脚的微控制器，这是基于成本和空间的原因。

图 3-2: 共用与隔离电源的串扰

如图 3-3的右半部分，是内核隔离供电系统的例子，通过此办法耦合到外部。 为了有效避共同阻抗耦合的弊端，应该从电源和地面两方面的隔离来考虑，这样，内核的I/O端口关联辐射可大大改善。

(2)容性和感性耦合

根据一般EE 经验，共同阻抗耦合是引起从内核到 I/O 端口的串扰的重要原因，不过，容性和感性耦合在芯片内部或者包装上也会发生。由于具有相当高的源阻抗，电容耦合应该不会有太大问题。只要一个高频电流在另一条导线边流过，就会发生电感耦合， 在芯片内部，通过优化走线已经把这一效应降至最低，但是粘合线难以优化，因为它是一个高度连接结构，因此与内核 电源和地引脚附近的引脚，必须要考虑内核关联躁声。

3.1.3I/O端口间的串扰

如上所述，由于共同阻抗耦合的串扰效应一般也发生在I/O端口之间。显然，不是每一个I/O端口可以被提供独立的供电系统。虽然串扰的影响可以通过芯片设计措施减到最低，但不能避免。 比如，应用方面可以利用的对策是降低频率或对影响最严重引脚进行滤波。 通常输入的串扰比输出的串扰低，重新配置输入和输出可以帮助解决这个问题，不必要的开关信号也应该避免， 例如，如果系统时钟驱动器没有被使用(引脚开路)但处于活动状态，只要对其它 I/O端口的串扰稍高，就不符合EME的苛刻要求。

图3-3:I/O端口间的串扰