正点原子FPGA之SDRAM：SDRAM读写测试实验
同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1602文章
21320浏览量
593155 -
SDRAM
+关注
关注
7文章
409浏览量
54729 -
内存
+关注
关注
8文章
2767浏览量
72756
发布评论请先 登录
相关推荐
关于FPGA读写SDRAM问题？
我的设计中，ADC采集的数据（adc采集的速率20M）经过fpga内部构建的ADCFIFO，SDRAM读ADCFIFO的数据写进SDRAM中，数据再由SDRAM读出送给
发表于 09-10 19:49
正点原子开拓者FPGA开发板资料连载第三十三章SDRAM读写测试
大，同时速度要求较高的场合，如复杂嵌入式设备的存储器等。本章我们将利用FPGA实现SDRAM控制器，并完成开发板上SDRAM芯片的读写测试。
发表于 08-17 15:25
为什么使用SDRAM
目录一、为什么使用SDRAM二、SDRAM芯片W9825G6KH三、stm32f4的fmc接口四、stm32cubemx配置fmc五、实验现象：六、源码：七、注意事项：八、参考记录：硬件平台：
发表于 08-04 08:49
FPGA读写SDRAM的实例和SDRAM的相关文章及一些SDRAM控制器设计论文
本文档的主要内容详细介绍的是FPGA读写SDRAM的实例和SDRAM的相关文章及一些SDRAM控制器设计论文主要包括了:
发表于 12-25 08:00
•56次下载
正点原子开拓者FPGA:SDRAM读写测试实验（3）
SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline)操作。这使得SDRAM与没有同步接口的异步DRAM(asynchronous DRAM)相比，可以有一个更复
正点原子开拓者FPGA:SDRAM读写测试实验（2）
SDRAM从发展到现在已经经历了五代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDR
正点原子开拓者FPGA:SDRAM读写测试实验
SDRAM在计算机中被广泛使用，从起初的SDRAM到之后一代的DDR（或称DDR1），然后是DDR2和DDR3进入大众市场，2015年开始DDR4进入消费市场。
工商网监
评论