0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何设置AD9467评估板

EE techvideo 来源:EE techvideo 2019-06-12 06:00 次阅读

视频说明如何设置AD9467评估板。AD9467是一款16位、200 MSPS/250 MSPS ADC模数转换器)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • adi
    adi
    +关注

    关注

    143

    文章

    45773

    浏览量

    240048
  • 模数转换器
    +关注

    关注

    25

    文章

    2299

    浏览量

    126005
  • 评估板
    +关注

    关注

    1

    文章

    423

    浏览量

    29026
收藏 人收藏

    评论

    相关推荐

    AD9467评估和HSC_ADC_EVALC评估测试中,上位机和实际波形的频率幅值相差很大是怎么回事?

    AD9467评估和HSC_ADC_EVALC评估测试中,发现上位机和实际波形的频率幅值相差很大,各位这是怎么回事啊。 大家帮帮忙,
    发表于 12-20 06:56

    AD9266_80评估数字高电平怎么设置成3.3V?

    问题一:在使用AD9266-80评估的时候,测量的AD芯片的DRVDD是1.8V,这是不是说明高电平对应的就是1.8V?怎样转换成3.3V呢?我使用的FPGA核心是3.3V的。 问题二:对照
    发表于 12-15 07:34

    用AD7746评估测量一些极板对的电容,怎样在评估上位机的user unit里设置减去干扰?

    您好,我想用AD7746评估测量一些极板对的电容,它们的电容大概1-2个pf,但干扰和噪声加起来大概12pf,我该怎样在评估上位机的user unit里
    发表于 12-14 07:15

    AD9467输出电平标准为LVDS,是否支持连接FPGA BANK1.8V?

    我已经看过AD9467评估在ZEDboard和KC705的引脚约束为\"LVDS_25\",对应FPGA的BANK VCCO供电2.5V,但是现在我的项目中FPGA BANK 的VCCO供电是1.8V,我对其做引脚约束为\"
    发表于 12-11 06:36

    想用AD9467进行射频信号的欠采样处理,如何设计前端的调理电路来保证其抗混叠和阻抗匹配呢?

    我想用AD9467进行射频信号的欠采样处理,如何设计前端的调理电路来保证其抗混叠和阻抗匹配呢?前端射频信号是500MHz±5MHz的信号,经过500±6MHz的带通滤波器和射频放大器对信号进行滤波
    发表于 12-11 06:14

    如何设置ACE和DGP实现AD9164评估套件的subclass1模式?

    已经有FPGA底板和AD9164评估套件,如何设置ACE和DGP实现AD9164的subclass1模式,直接设置ACE和DGP为subclass1模式并没有生成sysref±信号,
    发表于 12-08 07:14

    AD9467采集信号的杂散如何消除?

    各位大牛,请教一下。我现在用AD9467-250,采样时钟用AD9517-3出的200MHz,采集70M、0dBm单音信号。频谱上出现较多的杂散。ADC前端电路按照AD9467手册推荐的设计。ADC
    发表于 12-08 06:52

    如何提高AD9467信噪比?

    目前测试情况为用AD9467采样,中频为10Mhz(13dbm),采样时钟为200Mhz,此时的snr约为70dbc,而当中频为250Mhz的时候,SNR约为53dbc,配置都是默认值,请问是什么原因呢?
    发表于 12-07 06:44

    AD9467寄存器36和107中的buffer current应该设置为多少能够达到最佳性能?

    关于AD9467的使用中,输入信号的频率为450MHz,采样频率为120MHz 请问,寄存器36和107中的buffer current应该设置为多少能够达到最佳性能。 手册中只是写了大于250M时设置为210%,而这两个寄存器
    发表于 12-06 07:00

    评估EVAL-AD5370无法正常使用如何解决?

    我在贸泽上购买了贵公司DAC评估,型号EVAL-AD5370.使用了官网提供的USB连接电脑的评估软件.软件能识别评估,但是无法控制
    发表于 12-04 08:12

    AD9467芯片的时钟输入的端接100欧电阻是放在交流耦合电容前还是交流放耦合电容之后?

    您好! 一般而言,差分时钟的终端匹配电阻(一般是100欧)是放在交流耦合电容之后,但是我看AD9467芯片手册的上的应用图上确实是,把100欧端接匹配电阻放在交流耦合电容之前,请问这个是为什么,放在交流耦合电容之后不行吗,请问这个从理论上有详细的分析和介绍吗,谢谢!a
    发表于 12-04 06:51

    AD9467采样率大于90MSPS时,采集到的波形数据有很多毛刺怎么解决?

    芯片AD9467,通过修改0x17地址内寄存器值,调整ADC芯片内部DCO输出延时。经过测试,ADC采样率在60MSPS~90MSPS时,采集到的波形数据正常。但当采样率大于90MSPS时,采集到
    发表于 12-01 07:23

    EVAL-PRAOPAMP-1RJZ评估上有许多电容、电阻,请问这些分立器件的值怎么设置

    EVAL-PRAOPAMP-1RJZ评估上有许多电容、电阻。请问这些分立器件的值怎么设置?有没有推荐的值或者bom表?
    发表于 11-13 06:22

    ISL8112EVAL1Z 评估设置程序

    ISL8112EVAL1Z 评估设置程序
    发表于 06-26 19:14 0次下载
    ISL8112EVAL1Z <b class='flag-5'>评估</b>板<b class='flag-5'>设置</b>程序

    ISL8112EVAL1Z 评估设置程序

    ISL8112EVAL1Z 评估设置程序
    发表于 05-05 19:23 0次下载
    ISL8112EVAL1Z <b class='flag-5'>评估</b>板<b class='flag-5'>设置</b>程序