0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

为什么眼图测量已经成为今天高速串行数据测试的最重要的项目?

lPCU_elecfans 来源:未知 作者:李倩 2018-10-09 09:30 次阅读

示波器作为时域或数字电路信号测量与测试最重要的仪器设备,本质上是作为相对被测信号或系统的接收机在工作,因此其最根本的价值在于真实还原或复现被测信号。

在早年的并行总线电路系统的设计和测试中主要扮演简单的信号检测和调试的角色,而在今天的高速数字电路系统的研发和测试中扮演越来越重要的地位,已经从简单的信号检测与调试用途转化为高速数字信号的处理和分析平台,包括眼图及抖动分析和调试,均衡和去嵌处理等,以及最终量产前的一致性(Compliance)测试即检验产品是否符合出货标准。当然示波器还有另一重要使用场景在高速数据采集场合。

为什么眼图测量已经成为今天高速串行数据测试的最重要的项目?波形参数测试是数字信号质量评估最常用的测量方法,但是随着数字信号速率的提高,仅仅靠幅度、上升时间等的波形参数的测量方法越来越不适用了。因此我们必须采用别的方法对于信号的质量进行评估,对于高速数字信号来说最常用的就是眼图的测量方法。所谓眼图,实际上就是高速数字信号不同位置的数据比特按照时钟的间隔叠加在一起自然形成的一个统计分布图。

下面几张图显示了眼图的形成过程。我们可以看到,随着叠加的波形数量的增加,数字信号逐渐形成了一个个类似眼睛一样的形状,我们就把这种图形叫做眼图。

10个波形叠加

100个波形叠加

1000个波形叠加

好的介绍完这么多,我们来看看眼图测试的具体方法。

眼图测试的主要指标是眼高和眼宽测试

眼图测试的必测参数之一是眼高:

图 眼图测试示意图

上图是一个典型的NRZ眼图测试各指标的示意图。其中眼高定义如下:Eye Height = (PTopmean-3*PTopsigma)-(PBasemean+3*PBasesigma)

PTopsigma即为眼图波形顶部的噪声标准偏差或均方根值,PBasesigma为眼图波形底部的噪声标准偏差或均方根值。由此可见,眼高最终结果与波形噪声标准偏差有直接关系。而波形噪声标准偏差不仅仅与波形本身有关,与示波器的ADC的有效位数(ENOB)和本底噪声都是密切相关的。

眼图分析如此重要,那么如何获得准确的眼图分析结果呢?一台高性能的仪器,配上正确的测量方法,将会带来事半功倍的效果哦!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 示波器
    +关注

    关注

    111

    文章

    5650

    浏览量

    181765
  • 数字电路
    +关注

    关注

    192

    文章

    1396

    浏览量

    79750
  • 眼图测量
    +关注

    关注

    0

    文章

    4

    浏览量

    8788

原文标题:拿什么解救你——眼图分析?我们带你轻松摆脱困境!

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    80SJNB Advanced 均衡和串行数据分析方法

    3380SJNB Advanced 均衡和串行数据分析方法“本应用指南介绍了在有损耗或者耗散的信道上运行的串行数据标准使用的测试测量方法,在接收端这些
    发表于 11-26 10:44

    多FPGA系统中自定义高速串行数据接口设计

    多FPGA系统中自定义高速串行数据接口设计为方便多FPGA系统中主从FPGA之间的命令与数据传输,节省连接的引脚数量,设计了一种基于FPGA的自定义高速
    发表于 08-11 11:49

    串行数据一致性测试和验证测量基础知识

    小弟这次给大家带来了串行数据一致性测试和验证测量基础知识其中提到了一些高速串行信号的测试
    发表于 04-16 16:17

    测量 代表着什么? 该如何分析的好与坏?

    很多工程师都知道高速信号需要测量。那代表着什么? 该如何分析
    发表于 09-14 21:12

    【设计技巧】详解(上)

    )=320ps。现在比较常见的串行信号码形是 NRZ 码,因此在一般的情况下对 于串行数据信号,我们的工作均是针对 NRZ 码进行的。 由于示波器的余辉作用,将扫描所得的每一个码元波形重叠在一起,从而形成
    发表于 07-12 05:00

    【设计技巧】详解(下)

    测试结果也就越精准。因此在测量高速信号的和抖动中,尽量采用高的存储深度。当然存储深度越高,示波器的分析速度相对也会变慢。 下图是Key
    发表于 07-12 05:30

    测试,信号质量测试

    测试测试项目: >消光比>交叉比>信号上升时间与下降时间>Q因子(Q Factor)>平均
    发表于 10-10 14:36

    高速串行数据链路一致性测试的难点有哪些,该如何应对?

    计算机主板上的典型总线结构有什么共同点?高速串行数据链路一致性测试的难点有哪些,该如何应对?
    发表于 04-09 06:47

    怎么实现基于FPGA的具有流量控制机制的高速串行数据传输系统设计?

    本文介绍了基于Xilinx Virtex-6 FPGA的高速串行数据传输系统的设计与实现,系统包含AXI DMA和GTX串行收发器,系统增加了流量控制机制来保证高速
    发表于 05-25 06:45

    利用 IBERT 进行 GTX 信号测试 精选资料分享

    利用 IBERT 进行 GTX 信号测试8.5.4.1 概述Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行
    发表于 07-20 07:28

    高速串行数据链路的自动化一致性测试

    高速串行数据链路的一致性测试是个复杂的课题,既要求测试设备厂家能提供高性能的仪器,又要求测试工程师能充分利用仪器去解决问题。
    发表于 04-24 16:00 1022次阅读

    多FPGA系统中自定义高速串行数据接口设计

    多FPGA系统中自定义高速串行数据接口设计
    发表于 05-10 11:24 24次下载

    高速串行数据挑战与TDR阻抗测试高速串行链路的分析

    本文介绍了TDR阻抗测试高速串行链路分析,首先介绍了高速串行数据链路的挑战,然后对高速
    发表于 10-12 16:42 7次下载
    <b class='flag-5'>高速</b><b class='flag-5'>串行数据</b>挑战与TDR阻抗<b class='flag-5'>测试</b>和<b class='flag-5'>高速</b><b class='flag-5'>串行</b>链路的分析

    数据测试:UI测试常见BUG

    数据测试:UI测试常见BUG
    的头像 发表于 06-29 10:17 2288次阅读

    数据测试:网站测试清单

    数据测试:网站测试清单
    的头像 发表于 06-29 10:25 2368次阅读