对于电机控制系统,锁相环是作为速度环工作的,还有转矩控制问题尚待解决。电机转速控制系统的抗干扰能力取决于系统带宽,带宽越大,抗干扰的能力就越强。PLL系统的带宽与通常的速度控制系统相比要小得多。采用超前校正环节对抗干扰能力有一些改善,当干扰较小,引起的相位误差尚未超过鉴相器的线性范围时,校正环节能使系统快速人锁。但如果干扰较大,动态的相位误差超过鉴相器的线性相位跟踪范围,则会导致系统短暂失锁,需要重新捕获,转速需要较长时间才能恢复。此外,还可采用自适应控制、鲁棒性强的模糊控制或滑模控制方法作为动态的速度控制,当环路因干扰而失锁时,能快速地将转速拉回误差带内。
为了使锁相系统尽快锁定,除采用有效的转矩控制策略外,还必须保证干扰引起的相位误差不超过鉴相器的线性范围,主要的途径有:扩大鉴相器的鉴相范围,减小干扰转矩引起的相位误差变化,采用扰动观测器来观测并补偿扰动转矩等。
锁相技术早期大部分是用于直流电机,主要是由于直流电机的转矩容易控制,而且转矩响应快。随着交流传动技术的飞速发展,锁相技术在电机控制领域中也逐渐推广到异步电机、同步电机、开关磁阻电机和无刷直流电机等。锁相技术在电机转速控制系统中已经获得了广泛的应用,在进一步提高鉴相技术本身的基础上,可将锁相技术与各种先进控制方法相结合,发挥各自优势,提高控制系统的性能。
:
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
本帖最后由 gk320830 于 2015-3-7 20:18 编辑
锁相环的原理,特性与分析所谓锁相环路,实际是指自动相位控制电路(APC),它是利用两个电信号的相位误差,通过环路自身调整作用,
发表于 08-15 13:18
Phase-Locked Loop)逐步发展起来。所谓全数字锁相环,就是环路部件全部数字化,采用数字鉴相器、数字环路滤波器、数控振荡器构成锁相环路,并且系统中的信号全是数字信号。与传统的模拟电路
发表于 03-16 10:56
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑
锁相环PLL原理与应用 第一部分:锁相环基本原理 一、锁相环基本组成 二、鉴相器(PD) 三
发表于 12-21 17:35
堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。Div20PLL Port(clock : in std_logic; --80M local clkflow
发表于 01-12 15:29
要实现锁相环的基本原理及工作状态,如何编写程序呢?
发表于 06-11 21:33
fpga中的用锁相环产生时钟信号相比于用计数器进行分频有哪些优点,看fpga中锁相环的结构,其前期的输入信号和后期的输出信号不也是通过计数器进行分频
发表于 10-06 10:46
锁相环,而他们都是属于软件锁环的范畴。在电力仿真软件中,一般都有PLL模块,只需要将该模块应用一下即可实现锁相环的功能,即该模块可输出系统相
发表于 01-04 22:57
a[10]=[0],用观察窗口观察变量时,只有a[0]=0,其他值仍然是随机值。难道数组的初始化必须对每个元素分别赋值吗?
2. 单相数字锁相环的设计。目前我们在进行单相光伏并网逆变器的开发,在对电网相位的跟踪上处理不是特别好,请问贵司有没有数字锁相环的程序包或者相关的
发表于 05-14 03:22
该文章是完全原创,用最简洁的语言讲清楚FPGA实现负反馈的精要。震撼!FPGA实现负反馈控制纯数字锁相环!.zip (225.26 KB )
发表于 04-30 04:50
随着集成电路技术的不断进步,数字化应用逐渐普及,在数字通信、电力系统自动化等方面越来越多地运用了数字锁相环。它的好处在于免去了模拟器件的繁琐,而且成本低、易实现、省资源。本文综合以上考虑,在一片FPGA中以Quartus II
发表于 10-10 06:12
全数字锁相环由那几部分组成?数字锁相环的原理是什么?如何采用VHDL实现全数字锁相环电路的设计?
发表于 05-07 06:14
一、内容继续无霍尔的学习,根据原理及仿真,了解相关原理和实现方法。二、知识点1.基于锁相环的转子位置估计反正切函数的转子位置估算由于是根据估算的扩展反电动势进行计算的,但是由于滑模控制在滑动模态下
发表于 08-27 06:54
在使用K60的过程中发现自己pllinit()不清楚,才发觉自己锁相环的概念还不懂,so,赶紧补补……锁相环(PLL: Phase-locked loops)是一种利用反馈(Feedback)控制
发表于 11-04 08:57
LabVIEW锁相环(PLL) 锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中
发表于 05-31 19:58
锁相环控制频率的原理锁相环频率自动跟踪-------用锁相环可以确保工作在想要的频率点上如何理解以下两段话?鉴相器是相位比较装置, 它把输入信号和压控振荡器的输出信号的相位进行比较,
发表于 06-22 19:16
评论