关于简单JTAG电缆,如何提高JTAG下载速度

电子发烧友网 2018-06-15 09:06 次阅读

通常所说的JTAG大致分两类,一类用于测试芯片的电气特性,检测芯片是否有问题;一类用于Debug;一般支持JTAG的CPU内都包含了这两个模块。

一个含有JTAG Debug接口模块的CPU,只要时钟正常,就可以通过JTAG接口访问CPU的内部寄存器和挂在CPU总线上的设备,如FLASH,RAM,SOC(比如4510B,44Box,AT91M系列)内置模块的寄存器,象UARTTimers,GPIO等等的寄存器。

下面是一个设置AT91M40800的命令序列,关闭中断,设置CS0-CS3, 并进行Remap,适用于AXD(ADS带的Debug)

setmem 0xfffff124,0xFFFFFFFF,32 ---关闭所有中断setmem 0xffe00000,0x0100253d,32 ---设置CS0 0xffe00004,0x02002021,32 ---设置CS1setmem 0xffe00008,0x0300253d,32 ---设置CS2setmem 0xffe0000C,0x0400253d,32 ---设置CS3setmem 0xffe00020,1,32 ---Remap

如果要在ADW(SDT带的DEBUG)中使用,则要改为:

let 0xfffff124=0xFFFFFFFF ---关闭所有中断let 0xffe00000=0x0100253d ---设置CS0let 0xffe00004=0x02002021 ---设置CS1let 0xffe00008=0x0300253d ---设置CS2let 0xffe0000C=0x0400253d ---设置CS3let 0xffe00020=1 ---Remap

为了方便使用,可以将上述命令保存为一个文件config.ini, 在Console窗口输入 ob config.ini 即可执行。

使用其他debug,大体类似,只是命令和命令的格式不同。

设置RAM时,设置的寄存器以及寄存器的值必须和要运行程序的设置一致。一般编译生成的目标文件是ELF格式,或类似的格式,包含有目标码运行地址,运行地址在Link时候确定。

Debug下载程序时根据ELF文件中的地址信息下载程序到指定的地址。如果在把RAM的基地址设置为0x10000000, 而在编译的时候指定Firmware的开始地址在0x02000000, 下载的时候,目标码将被下载到0x02000000,显然下载会失败。

使用这种方式,比起FlashPGM的写Flash,速度似乎要快一些。

01

关于简单JTAG电缆

目前有各种各样简单JTAG电缆,其实只是一个电平转换电路,同时还起到保护作用。JTAG的逻辑则由运行在PC上的软件实现,所以在理论上,任何一个简单JTAG电缆,都可以支持各种应用软件,如Debug等。

我就曾使用同一个JTAG电缆写Xilinx  CPLD,AXD/ADW调试程序。关键再于软件的支持,大多数软件都不提供设定功能,因而只能支持某种JTAG电缆。

关于简单JTAG电缆的速度。JTAG是串行接口,使用打印口的简单JTAG电缆,利用的是打印口的输出带锁存的特点,使用软件通过I/O产生JTAG时序。

由JTAG标准决定,通过JTAG写/读一个字节要一系列的操作,根据我的分析,使用简单JTAG电缆,利用打印口,通过JTAG输出一个字节到目标板,平均需要43个打印口I/O, 在我机器上(P4 1.7G),每秒大约可进行660K次 I/O 操作,所以下载速度大约在660K/43, 约等于15K Byte/S. 对于其他机器,I/O速度大致相同,一般在600K ~ 800K.

02

关于如何提高JTAG下载速度

很明显,使用简单JTAG电缆无法提高速度。要提高速度,大致有两种办法:

1、使用嵌入式系统提供JTAG接口,嵌入式系统和微机之间通过USB/Ethernet相连,这要求使用MCU

2、使用CPLD/FPGA提供JTAG接口,CPLD/FPGA和微机之间使用EPP接口(一般微机打印口都支持EPP模式),EPP接口完成微机和CPLD/FPGA之间的数据传输,CPLD/FPGA完成JTAG时序。

这两种方法本人都实现过。

第一个方法可以达到比较高的速度,实测超过了200KByte/S(注意:是Byte,不是Bit);但是相对来说,硬件复杂,制造相对复杂。

第二种相对来说,下载速度要慢一些,最快时达到96KByte/S,但电路简单,制造方便,而且速度可以满足需要。第二种方案还有一个缺点,由于进行I/O操作时,CPU不会被释放,因此在下载程序时,微机CPU显得很繁忙。

总的来说,本人认为,对于个人爱好者来说,第二种方法更可取。

原文标题:你的设计为什么出问题?也许是嵌入式JTAG接口惹的祸

文章出处:【微信号:elecfans,微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

5kW高频通信电源整流及监控系统

  智能化高频开关电源是一代新型直流电源装置,它具有高度灵活组合、自主监控的特点。目前应用十分广泛,尤其在通信领域,因其...

发表于 11-21 11:12 11次 阅读
5kW高频通信电源整流及监控系统

为什么在LIS3Dx的INTx_SRC寄存器中只有一个THS寄存器

在INT1_SRC寄存器中,有XH / YH / ZH以及XL / YL / ZL位,表示发生了(XYZ)H / L事件。但是只有INT1...

发表于 11-21 10:37 5次 阅读
为什么在LIS3Dx的INTx_SRC寄存器中只有一个THS寄存器

请问LSM9DS1方向用户方向选择是什么意思

嗨, LSM9DS1具有寄存器ORIENT_CFG_G(13H)。 什么意思它的位东方[2:0]方向用户方向选择? 谢谢 #dir...

发表于 11-21 10:36 5次 阅读
请问LSM9DS1方向用户方向选择是什么意思

RC启动程序后,STPM10不会立即启动

大家好, 我想用 ♯ 内置RC振荡器。当我开始使用♯ ,我准备了一个无需使用内部RC振荡器即可正常工作的通信库。我用示...

发表于 11-21 10:29 6次 阅读
RC启动程序后,STPM10不会立即启动

AD9889B的寄存器配置当输入信号是1080p-50,60,59.94时不能正常工作

急呀,之前谢谢Angela_Li 的解答,已经解决了IIC通讯的问题,但是在配置寄存器的时候出现了问题,当我输入是576i,480i,...

发表于 11-21 10:00 14次 阅读
AD9889B的寄存器配置当输入信号是1080p-50,60,59.94时不能正常工作

AD9910只能读不能写寄存器

这是我的写寄存器的时序,我写完后在ioupdate从高变低后再读,这里写和读的是CFR3(0x02), 读出来的数是寄存器的默认值,说...

发表于 11-21 09:57 8次 阅读
AD9910只能读不能写寄存器

请问生成一个3.5GHz的频率参考源为50MHz,ADF4350的寄存器怎么设置

我想生成一个3.5GHz的频率,参考源为50MHz,请问各寄存器怎么设置啊,请各位大大为小弟指点指点,给我一个详细的寄存器设置数据,...

发表于 11-21 09:44 15次 阅读
请问生成一个3.5GHz的频率参考源为50MHz,ADF4350的寄存器怎么设置

ADE7758实际功率和读得寄存器功率的换算关系

请问AD公司的工程师, 我现在使用ADE7758做电力参数的测量,电流和电压的测算关系都由电路可以计算出,但是功率的参数百思...

发表于 11-21 09:40 12次 阅读
ADE7758实际功率和读得寄存器功率的换算关系

为什么ADuC7060运行的时候始终处于中断函数__irq __arm void IRQ_Handler(void)里面

因为项目要通过485传送数据,所以要用到串口,在调试串口的时候接收用的是中断,发送准备用查询模式。发送的中断用的是下面一段程...

发表于 11-21 09:31 6次 阅读
为什么ADuC7060运行的时候始终处于中断函数__irq __arm void IRQ_Handler(void)里面

ADF7021的收发切换发送端要发两次接收端才接收正确

[table=98%] [tr][td][/td][td]ADI_YU,你好!我现在用ADF7021能实现简单的收发,但是在收发之间切换的时候,发送端要发...

发表于 11-21 09:06 10次 阅读
ADF7021的收发切换发送端要发两次接收端才接收正确

MPU-60X0寄存器数据手册中文版V4.0免费下载

本文档的主要内容详细介绍的是MPU-60X0寄存器数据手册中文版V4.0免费下载。

发表于 11-21 08:00 2次 阅读
MPU-60X0寄存器数据手册中文版V4.0免费下载

51单片机教程之原理开始到汇编的详细教程免费下载

很多电子爱好者,都想学习单片机这门技术。下面的这一系列教程是专门为初学者入门而准备的,基于汇编语言,....

发表于 11-20 17:28 31次 阅读
51单片机教程之原理开始到汇编的详细教程免费下载

JZ1501用户编程手册的详细资料免费下载

本资料有数据、图、表、程序、算法以及其它应用电路的例子,是在自定义的测试评价条件下的结果推荐,不是所....

发表于 11-20 17:28 23次 阅读
JZ1501用户编程手册的详细资料免费下载

关于嵌入式电能量采集系统的详细剖析

随着计算机技术、网络技术和大规模集成电路的高速发展,动态信号分析系统出现了向着网络化方向发展的趋势。....

发表于 11-20 17:22 48次 阅读
关于嵌入式电能量采集系统的详细剖析

51单片机的学习经验总结

单片机就是一款自动控制的芯片。注意,是芯片,你做的工作就是如何编程来是这款芯片工作,是这款芯片在规定....

发表于 11-20 15:37 40次 阅读
51单片机的学习经验总结

最新版英特尔® SoC FPGA 嵌入式开发套件(SoC EDS)全面的工具套件

使用内置于英特尔® SoC FPGA 开发套件(也可以用作外部 JTAG 调试线缆)的英特尔® FP....

的头像 电子发烧友网工程师 发表于 11-20 09:34 166次 阅读
最新版英特尔® SoC FPGA 嵌入式开发套件(SoC EDS)全面的工具套件

Visual System Integrator的特点与功能介绍

System View的Visual System Integrator是一个革命性的工具,使用户能....

的头像 Xilinx视频 发表于 11-20 06:44 55次 观看
Visual System Integrator的特点与功能介绍

ynq-7000 AP SoC ZC702评估套件中的模拟混合信号技术概述

Zynq-7000 All Programmable SoC中提供的Xilinx模拟混合信号技术概述....

的头像 Xilinx视频 发表于 11-20 06:18 49次 观看
ynq-7000 AP SoC ZC702评估套件中的模拟混合信号技术概述

Zynq-7000 AP SoC ZC702评估套件的特点与应用

Zynq-7000 All Programmable SoC评估套件ZC702简介使设计人员能够快速....

的头像 Xilinx视频 发表于 11-20 06:17 36次 观看
Zynq-7000 AP SoC ZC702评估套件的特点与应用

Zynq-7000 AP SoC ZC706评估套件的特点与应用

观看Zynq-7000 AP SoC ZC706评估套件,这是一款基于收发器的套件,包含所有必需的硬....

的头像 Xilinx视频 发表于 11-20 06:03 89次 观看
Zynq-7000 AP SoC ZC706评估套件的特点与应用

Xilinx Spartan-6 FPGA协处理套件演示

该视频将向开发人员介绍Xilinx和Avnet的新平台,通过XilinxSpartan®-6 FPG....

的头像 Xilinx视频 发表于 11-20 05:51 100次 观看
Xilinx Spartan-6 FPGA协处理套件演示

STM32定时器所支持的三种计数模式及计数过程

我们先不管合不合适,看看为什么会这样。最后发生溢出时计数器的值不等于ARR吗?结合上面图形,不难看出....

的头像 ST MCU 信息交流 发表于 11-19 19:18 504次 阅读
STM32定时器所支持的三种计数模式及计数过程

单片机系统开发设计的七大规则

单片机的能力的关键就在软件设计者编写的软件上。只有充分地了解到单片机的能力,才不会做出“冗余”的系统....

发表于 11-19 15:35 66次 阅读
单片机系统开发设计的七大规则

Xilinx FPGA的复位:全局复位并不是好的处理方式

通常情况下,复位信号的异步释放,没有办法保证所有的触发器都能在同一时间内释放。触发器在A时刻接收到复....

的头像 电子发烧友网工程师 发表于 11-19 10:34 261次 阅读
Xilinx FPGA的复位:全局复位并不是好的处理方式

Xen Project在嵌入式和汽车应用中扩展功能

Linux基金会旗下的Xen Project今天发布Xen Project Hypervisor 4....

发表于 11-19 08:47 107次 阅读
Xen Project在嵌入式和汽车应用中扩展功能

嵌入式微型投影显示技术的优劣势与发展趋势

嵌入式微型投影显示以实际手机产品模型的形式,在2008年美国拉斯维加斯国际消费电子大展(2008CE....

发表于 11-18 11:01 118次 阅读
嵌入式微型投影显示技术的优劣势与发展趋势

嵌入式系统内存管理机制详解

操作系统的内存管理功能用于向操作系统提供一致的地址映射功能和内存页面的申请、释放操作。在嵌入式实时系....

发表于 11-18 09:41 67次 阅读
嵌入式系统内存管理机制详解

嵌入式人工智能处理器打造了自动驾驶开放式计算平台

在当今数据量激增的时代,数据类型多样化,数据采集无时无刻不在进行,而其中数据类型则更多集中在视频、音....

发表于 11-16 17:45 352次 阅读
嵌入式人工智能处理器打造了自动驾驶开放式计算平台

一种适用于Nagle算法的简化嵌入式TCP协议浅析

随着嵌入式系统的发展,在嵌入式系统中实现网络连接已成为研究热点,广泛使用的廉价8/ 16 位嵌入式处....

发表于 11-16 17:40 98次 阅读
一种适用于Nagle算法的简化嵌入式TCP协议浅析

基于嵌入式的产品将逐渐取代板卡式产品成为主流形式

从组成结构来分类,典型的机器视觉系统可分为两大类:PC式或称板卡式机器视觉系统(PC-BasedVi....

发表于 11-16 17:30 62次 阅读
基于嵌入式的产品将逐渐取代板卡式产品成为主流形式

Digi-Key Electronics推出了全新的设计工具DK IoT Studio™

这一全新的工具由 Digi-Key Electronics 与 Atmosphere IoT 合作开....

的头像 TechSugar 发表于 11-16 17:07 1831次 阅读
Digi-Key Electronics推出了全新的设计工具DK IoT Studio™

Qt嵌入式图形应用开发的实际应用的资料说明

前面我们详细介绍了Qt 嵌入式工具开发包的安装和使用方法,但是这个介绍对于要真正进行一次商业的嵌入式....

发表于 11-16 11:43 26次 阅读
Qt嵌入式图形应用开发的实际应用的资料说明

Qt嵌入式图形开发环境的基础知识免费下载

Qt 是Trolltech 公司的一个标志性产品。Trolltech 公司1994 年成立于挪威,但....

发表于 11-16 11:43 33次 阅读
Qt嵌入式图形开发环境的基础知识免费下载

计算机编程单片机嵌入式安卓的详细资料合集免费下载

本资料共享的内容涉及到单片机,计算机,编程算法,机械模具设计,行业软件教程,数学,包括大学部分课程资....

发表于 11-16 11:15 70次 阅读
计算机编程单片机嵌入式安卓的详细资料合集免费下载

一种基于FPGA的高性能DNN加速器自动生成方案

可是,设计一个基于FPGA的高性能DNN推理加速器还是充满了困难,它需要寄存器传输级(RTL)编程技....

的头像 新智元 发表于 11-16 10:39 158次 阅读
一种基于FPGA的高性能DNN加速器自动生成方案

全新跌破价格的计算机模块是高端嵌入式运算的入门款模块

提供标准和定制化嵌入式计算机板卡与模块的领先供应商—德国康佳特科技,推出全新跌破价格的计算机模块,该....

发表于 11-15 17:08 145次 阅读
全新跌破价格的计算机模块是高端嵌入式运算的入门款模块

浅析C语言在嵌入式开发中的应用

般将硬件初始化的工作交给汇编,比较复杂的操作交给C语言。

的头像 嵌入式资讯精选 发表于 11-15 15:20 189次 阅读
浅析C语言在嵌入式开发中的应用

AT25320B和AT25640B的数据手册免费下载

Atmel∈AT25320B/640B提供32768-/65536位的串行电层可编程只读存储器(EE....

发表于 11-15 10:28 28次 阅读
AT25320B和AT25640B的数据手册免费下载

ATtiny24和ATtiny44及ATtiny84的数据手册免费下载

AVR内核结合了丰富的指令集和32个通用工作寄存器。所有32个寄存器都直接连接到算术逻辑单元(ALU....

发表于 11-15 10:28 29次 阅读
ATtiny24和ATtiny44及ATtiny84的数据手册免费下载

图像加密算法中加密域的可逆信息隐藏算法可逆信息隐藏概述

本文对图像加密算法和图像嵌入容量进行了改进。该文件将图像分成256×1列的块。块的数目决定嵌入的位数....

发表于 11-14 17:34 37次 阅读
图像加密算法中加密域的可逆信息隐藏算法可逆信息隐藏概述

嵌入式开发为什么选择C语言

面向过程就是分析出解决问题所需要的步骤,然后用函数把这些步骤一步一步实现,使用的时候一个一个依次调用....

的头像 玩转单片机 发表于 11-13 15:53 231次 阅读
嵌入式开发为什么选择C语言

嵌入式开发必须具备哪些基础知识

嵌入式操作系统(EmbeddedSystem)是指以应用为中心、以计算机技术为基础,软件硬件可裁剪、....

的头像 嵌入式ARM 发表于 11-13 11:22 248次 阅读
嵌入式开发必须具备哪些基础知识

74HC595系列8位串行输入并行输出的位移寄存器的数据手册免费下载

74HC/HCT595是高速硅栅CMOS器件,与低功耗肖特基TTL(LSTTL)引脚兼容。它们符合J....

发表于 11-13 08:00 31次 阅读
74HC595系列8位串行输入并行输出的位移寄存器的数据手册免费下载

蜂鸟FPGA开发板及JTAG下载器详细说明

为了便于初学者能够快速地学习RISC-V CPU设计和RISC-V嵌入式开发,蜂鸟E203开源MCU....

的头像 硅农亚历山大 发表于 11-12 17:10 320次 阅读
蜂鸟FPGA开发板及JTAG下载器详细说明

基于LPC1788的SSP1引脚的正确使用方法及注意事项

在学习过程中,发现一点容易被忽视而又很严重的问题---那就是关于SSP1的引脚使用P0[7]-P0[....

发表于 11-12 16:16 84次 阅读
基于LPC1788的SSP1引脚的正确使用方法及注意事项

单片机中断源情况大汇总 嵌入式时代已经到来

嵌入式时代已经来了,不要纠结要不要踏入嵌入式的领域了,

发表于 11-12 10:44 235次 阅读
单片机中断源情况大汇总 嵌入式时代已经到来

软考中级嵌入式的详细复习资料免费下载

软考中级嵌入式设计师备考资料 备考笔记 历年真题总结 看完必能每科拿60+详细资料免费下载。

发表于 11-12 08:00 38次 阅读
软考中级嵌入式的详细复习资料免费下载

FC系列PLC与MCGS通讯的详细资料说明

本说明用于描述使用 MCGS 操作和读写信捷 FC 系列 PLC 设备的各种寄存器的数据或状态。使用....

发表于 11-12 08:00 69次 阅读
FC系列PLC与MCGS通讯的详细资料说明

STM32调试DEBUG时需要了解那些知识相关资料概述

学习STM32开发,肯定少不了DEBUG调试这一步骤。那么,本文带你了解一下这个调试相关的知识。本文....

的头像 嵌入式资讯精选 发表于 11-11 11:39 322次 阅读
STM32调试DEBUG时需要了解那些知识相关资料概述

基于ARM单片机中的部分寄存器地址为什么会相差4

计算机、单片机都是以字节为单位进行存储的。这里的4就是4个字节的意思。上面列举的LPC1114是AR....

发表于 11-09 15:36 57次 阅读
基于ARM单片机中的部分寄存器地址为什么会相差4

STM32单片机UART发送配置的步骤及方法

字符发送的过程描述:在UART的发送过程中先将数据输入到发送数据寄存器中(TDR)此时(TXE)被硬....

发表于 11-08 16:59 113次 阅读
STM32单片机UART发送配置的步骤及方法

MCS-51串行接口的SCON寄存器与PCON寄存器解析

串行口控制寄存器SCON 位:SM0 SM1 SM2 REN TB8 RB8 TI RI ....

发表于 11-08 16:21 61次 阅读
MCS-51串行接口的SCON寄存器与PCON寄存器解析

到底该如何学习嵌入式?

单纯的所谓的嵌入式其实只要动动手就能知道流程的,外面的所谓的嵌入式培训也就是做这个事情的,更重要的是....

的头像 电子发烧友网 发表于 11-08 11:11 303次 阅读
到底该如何学习嵌入式?

MCS-51单片机寄存器TMOD的工作选择方式解析

GATE为1时,定时器的计数受外部引脚输入电平的控制(INT0控制T0的运行,INT1控制T1的运行....

发表于 11-07 16:39 117次 阅读
MCS-51单片机寄存器TMOD的工作选择方式解析

基于STM32F4单片机USART寄存器控制的设计

USART又叫通用同步异步收发器,塔提供了一种灵活的方法与工业使用标准NRZ异步春航数据格式的外部设....

发表于 11-07 16:30 79次 阅读
基于STM32F4单片机USART寄存器控制的设计

降低布线延迟的另一流程

这两个选项可帮助降低控制集。但这两个选项不能与-directive同时使用,所以如果是工程模式下,可....

的头像 电子发烧友网工程师 发表于 11-07 11:11 262次 阅读
降低布线延迟的另一流程

了解一下SoC EDS的这三大技术支持

从内核选择来看,英特尔为软件开发人员提供了多种Linux内核选择,完全能满足其需求。每隔几个月,我们....

的头像 电子发烧友网工程师 发表于 11-07 11:04 368次 阅读
了解一下SoC EDS的这三大技术支持

浅析单片机、ARM、FPGA 、嵌入式的特点

自带廉价的程序存储器(FLASH)和非易失的数据存储器(EEPROM)。这些存储器可多次电擦写,使程....

的头像 电子发烧友网工程师 发表于 11-07 09:54 480次 阅读
浅析单片机、ARM、FPGA 、嵌入式的特点

如何系统地入门学习stm32?老司机筒子们有自己的看法

arm 官方也开始推这种通用库了。而此时st发现一剑走天涯的方法的确有很多弊端,开始了stmcube....

的头像 嵌入式资讯精选 发表于 11-06 17:07 551次 阅读
如何系统地入门学习stm32?老司机筒子们有自己的看法

PIC单片机选用存储体0或1的方法

PIC单片机中级产品PIC16C6X的数据存储器通常分为两个存储体,即存储体0(Bank0)和存储体....

发表于 11-06 15:50 76次 阅读
PIC单片机选用存储体0或1的方法

SN74ALVCH16841 具有三态输出的 20 位总线接口 D 类锁存器

这个20位总线接口D型锁存器设计用于1.65 V至3.6 VVCC操作。< /p> SN74ALVCH16841具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现缓冲寄存器,单向总线驱动器和工作寄存器。 SN74ALVCH16841可用作两个10位锁存器或一个20位锁存器。 20个锁存器是透明的D型锁存器。该器件具有同相数据(D)输入,并在其输出端提供真实数据。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随D输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16841的工作温...

发表于 10-11 16:06 2次 阅读
SN74ALVCH16841 具有三态输出的 20 位总线接口 D 类锁存器

SN74LVTH16373 具有三态输出的 3.3V ABT 16 位透明 D 类锁存器

'LVTH16373器件是16位透明D型锁存器,具有3态输出,设计用于低压(3.3V)VCC操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了在没有接口或上拉组件的情况下驱动总线线路的能力。 OE不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。 当VCC介于0和1.5 V之间时,器件处于高阻态上电或断电。但是,为了确保1.5 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 这些器件完全...

发表于 10-11 15:53 2次 阅读
SN74LVTH16373 具有三态输出的 3.3V ABT 16 位透明 D 类锁存器

SN74ALVCH16823 具有三态输出的 18 位总线接口触发器

这个18位总线接口触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16823具有三态输出,专为驱动高电容或相对低阻抗负载而设计。该器件特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 SN74ALVCH16823可用作两个9位触发器或一个18-位触发器。当时钟使能(CLKEN)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN置为高电平会禁用时钟缓冲区,从而锁存输出。将清除(> CLR)输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(< span style =“text-decoration:overline”> OE )输入可用于将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 输出使能(OE)输入不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定...

发表于 10-11 15:12 6次 阅读
SN74ALVCH16823 具有三态输出的 18 位总线接口触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...

发表于 10-11 15:07 4次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...

发表于 10-11 14:49 2次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...

发表于 10-11 11:46 2次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...

发表于 10-11 11:32 2次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...

发表于 10-11 11:28 2次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...

发表于 10-11 11:08 6次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...

发表于 10-11 11:06 2次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...

发表于 10-11 11:02 2次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...

发表于 10-11 11:00 2次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 10-11 10:51 2次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...

发表于 10-11 10:48 7次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...

发表于 10-11 10:45 0次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...

发表于 10-11 10:43 4次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...

发表于 10-11 10:35 2次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...

发表于 10-11 10:31 2次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

发表于 10-10 17:15 8次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...

发表于 10-10 16:23 12次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器