【四旋翼飞行器】76小时吃透四轴算法!史上最强软硬结合实战项目,👉戳此立抢👈

基于ADSP-BF70x Blackfin处理器系列开发方案详解

2018-06-07 00:30 次阅读

  ADI公司的ADSP-BF70x Blackfin处理器系列采用双MAC 16位最新的处理引擎,正交RISC类微处理器指令集,在单指令架构中采用单指令多数据(SIMD)多媒体功能, Blackfin+核能工作高达400MHz,每周妻支持双16位或单32位MAC,其低功耗性能可应用在汽车电子,视频/图像分析,工业控制,马达控制,仪器仪表,电源控制和生物计量。本文介绍了ADSP-BF70x Blackfin处理器系列主要特性,框图和Blackfin+处理核框图,以及评估板ADSP-BF707 EZ-KIT Lite 主要特性,框图,电路图,材料清单和PCB布局设计图。

  The ADSP-BF70x processor is a member of the Blackfin family of products. The Blackfin processor combines a dual- MAC 16-bit state-of-the-art signal processing engine, the advantages of a clean, orthogonal RISC-like microprocessor instruction set, and single-instruction, multiple-data (SIMD) multimedia capabilities into a single instruction-set architecture. New enhancements to the Blackfin+ core add 32-bit MAC and 16-bit complex MAC support, cache enhancements, branch prediction and other instruction set improvements—all while maintaining instruction set compatibility to previous Blackfin products. The processor offers performance up to 400 MHz, as well as low static power consumption. Produced with a low-power and low-voltage design methodology, they provide world-class power management and performance. By integrating a rich set of industry-leading system peripherals and memory (shown in Table 1), the Blackfin processor is the platform of choice for next-generation applications that require RISC-like programmability, multimedia support, and leading-edge signal processing in one integrated package. These applications span a wide array of markets, from automotive systems to embedded industrial, instrumentation, video/image analysis, biometric and power/motor control applications.

  ADSP-BF70x Blackfin处理器系列主要特性:

  Blackfin+ core with up to 400 MHz performance

  Dual 16-bit or single 32-bit MAC support per cycle

  16-bit complex MAC and many other instruction set enhancements

  Instruction set compatible with previous Blackfin products

  Low-cost packaging

  88-Lead LFCSP (QFN) package (12 mm × 12mm),  RoHS compliant

  184-Ball CSP_BGA package (12 mm × 12mm × 0.8mm pitch), RoHS compliant

  Low system power with 《 100 mW total device power at 400 MHz (《 0.25 mW/MHz) at 25°C TJUNCTION

  MEMORY

  136KB L1 SRAM with multi-parity-bit protection (64KB instruction, 64KB data, 8KB scratchpad)

  Large on-chip L2 SRAM with ECC protection 256KB, 512KB, 1MB variants

  On-chip L2 ROM (512KB) L3 interface (CSP_BGA only) optimized for lowest system power, providing 16-bit interface to DDR2 or LPDDR SDRAM devices (up to 200 MHz)

  Security and one-time-programmable memory

  Crypto hardware accelerators

  Fast secure boot for IP protection

  memDMA encryption/decryption for fast run-time security

基于ADSP-BF70x Blackfin处理器系列开发方案详解

  图1. ADSP-BF70x Blackfin处理器系列框图

  BLACKFIN+ PROCESSOR CORE

  As shown in Figure 1, the processor integrates a Blackfin+ processor core. The core, shown in Figure 2, contains two 16-bit multipliers, one 32-bit multiplier, two 40-bit accumulators (which may be used together as a 72-bit accumulator), two 40- bit ALUs, one 72-bit ALU, four video ALUs, and a 40-bit shifter. The computation units process 8-, 16-, or 32-bit data from the register file. The compute register file contains eight 32-bit registers. When performing compute operations on 16-bit operand data, the register file operates as 16 independent 16-bit registers. All operands for compute operations come from the multiported register file and instruction constant fields. The core can perform two 16-bit by 16-bit multiply-accumu-lates or one 32-bit multiply-accumulate in each cycle. Signed and unsigned formats, rounding, saturation, and complex mul-tiplies are supported. The ALUs perform a traditional set of arithmetic and logical operations on 16-bit or 32-bit data. In addition, many special instructions are included to accelerate various signal processing tasks. These include bit operations such as field extract and pop-ulation count, divide primitives, saturation and rounding, and sign/exponent detection. The set of video instructions include byte alignment and packing operations,  16-bit and 8-bit adds with clipping, 8-bit average operations, and 8-bit subtract/absolute value/accumulate (SAA) operations. Also provided are the compare/select and vector search instructions. For certain instructions, two 16-bit ALU operations can be per-formed simultaneously on register pairs (a 16-bit high half and 16-bit low half of a compute register)。 If a second ALU is used, quad 16-bit operations are possible. The 40-bit shifter can perform shifts and rotates and is used to support normalization, field extract, and field deposit instructions

基于ADSP-BF70x Blackfin处理器系列开发方案详解

  图2. ADSP-BF70x Blackfin+处理器核框图

  评估板ADSP-BF707 EZ-KIT Lite

  Thank you for purchasing the ADSP-BF707 EZ-KIT Lite®, Analog Devices, Inc. low-cost evaluation system for the ADSP-BF70x Blackfin® processors.

  The ADSP-BF707 processor is a member of the Blackfin family of products. Blackfin processors combine a dual-MAC state-of-the-art signal processing engine, the advantages of a clean, orthogonal RISC-like microprocessor instruction set, and single-instruction, multiple-data (SIMD)multimedia capabilities into a single instruction-set architecture. New enhancements to the Blackfin+™ core add 32-bit MAC and 16-bit complex MAC support, cache enhancements, branch prediction and other instruction set improvements—all while maintaining instruction set compatibility to previous Blackfin products.

  The EZ-KIT Lite is shipped with all of the necessary hardware—you can start the evaluation immediately. The package contains the standalone evaluation board, CE-approved power supply, and USB cable. The EZ-KIT Lite version ships with an ICE-1000 emulator, while the EZ-Board® version is supported by the ICE-1000 or ICE-2000 emulator.Expansion Interface III is provided for connecting a camera or audio extender board.

  Traditional mechanical switches for changing the board’s factory setup have been removed in favor of I2C controlled software switches. The only remaining mechanical switches are the boot mode switch and push buttons.

  The evaluation board is designed to be used in conjunction with the CrossCore® Embedded Studio (CCES) development tools to test capabilities of the ADSP-BF707 Blackfin processors. The CCES development environment aids advanced application code development and debug, such as:

   Create, compile, assemble, and link application programs written in C++, C, and assembly

   Load, run, step, halt, and set breakpoints in application programs

   Read and write data and program memory

   Read and write core and peripheral registers

  评估板ADSP-BF707 EZ-KIT Lite 主要特性:

   Analog Devices ADSP-BF707 processor

   184-ball BGA package

   25 MHz CLKIN core oscillator

   DDR2 memory (DMC0) chip

   128M x 16-bit (2G bit)

   Micron MT47H128M16

   Quad SPI Flash (SPI2)

   32M bit serial flash memory

   Winbond W25Q32

   RF Wireless

   4 x 2 connector

   0.05” socket

   Universal Asynchronous Receiver/Transmitter (UART0)

   FTDI FT232RQ USB to UART converter

   USB Mini B connector

   Controller Area Network (CAN) interfaces

   CAN0—NXP TJA1041 transceiver and RJ11 connector

   CAN1—NXP TJA1041 transceiver and RJ11 connector

   USB0 interface

   Micro AB connector

   HADC

   VIN0 RTC battery through jumper

   VIN1 timer through RC

   VIN2 0.1” header

   VIN3 0.1” header

   RTC

   16MM coin connector

   3V 125 mAh Li-ion

   CR1632

   RESET controller

   Analog Devices ADM6315 microprocessor supervisory circuits

   Debug (JTAG/SWD/TRACE) interface

   JTAG/SWD/SWO 10-pin 0.05” header for use with ADI emulators

   TRACE/JTAG/SWD 38-pin Mictor header

   Power measurement

   INA3221 to measure 3V, VDD_INT and VDD_EXT

   INA230 to measure VDD_DMC0

   LEDs

   Six LEDs: one power (green), one board reset (red), one SYS_FAULT (red), and three general-purpose (amber)

   Push buttons

   Three push buttons: one reset and two IRQ/Flag

   Expansion Interface III connectors (EI3)

   SMC0

   PPI

   SPORT

   SPI

   UART

   TWI

   TMR

   GPIOs

   PWR_IN

   GND/3.3V output

   External power supply

   CE compliant

   5V @ 3.6 Amps

   Other features

   SD/MMC memory connector

   Boot mode switch

   0.05-ohm resistors for processor current measurement


图3. 评估板ADSP-BF707 EZ-KIT Lite外形图

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图4. 评估板ADSP-BF707 EZ-KIT Lite框图

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图5. 评估板ADSP-BF707 EZ-KIT Lite电路图(1)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图6. 评估板ADSP-BF707 EZ-KIT Lite电路图(2)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图7. 评估板ADSP-BF707 EZ-KIT Lite电路图(3)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图8. 评估板ADSP-BF707 EZ-KIT Lite电路图(4)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图9. 评估板ADSP-BF707 EZ-KIT Lite电路图(5)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图10. 评估板ADSP-BF707 EZ-KIT Lite电路图(6)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图11. 评估板ADSP-BF707 EZ-KIT Lite电路图(7)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图12. 评估板ADSP-BF707 EZ-KIT Lite电路图(8)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图13. 评估板ADSP-BF707 EZ-KIT Lite电路图(9)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图14. 评估板ADSP-BF707 EZ-KIT Lite电路图(10)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图15. 评估板ADSP-BF707 EZ-KIT Lite电路图(11)

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图16. 评估板ADSP-BF707 EZ-KIT Lite电路图(12)
评估板ADSP-BF707 EZ-KIT Lite材料清单:

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解

基于ADSP-BF70x Blackfin处理器系列开发方案详解


图17. 评估板ADSP-BF707 EZ-KIT Lite PCB元件布局图:顶层

基于ADSP-BF70x Blackfin处理器系列开发方案详解

  图18. 评估板ADSP-BF707 EZ-KIT Lite PCB元件布局图:底层

  更详细的评估板ADSP-BF707 EZ-KIT Lite PCB布局设计图见:

  评估板ADSP-BF707 EZ-KIT Lite PCB布局设计图.pdf

收藏 人收藏
分享:

评论

相关推荐

CES上,Intel展示了第一款10纳米的Ice Lake处理器

实际上,早在前几年坊间便有传闻称,Intel已经意识到Core架构体系已经开始难以应对未来的发展需要....
的头像 高工智能未来 发表于 01-21 17:40 256次 阅读
CES上,Intel展示了第一款10纳米的Ice Lake处理器

微星游戏本新品PS63 Modern1月18日正式接受预约,售价13999元

顺带一提,英特尔于今日发布了适用于Windows 10系统的25.20.100.6519 DCH最新....
的头像 科技美学 发表于 01-21 17:35 215次 阅读
微星游戏本新品PS63 Modern1月18日正式接受预约,售价13999元

处理器缓存有啥用

按照数据读取顺序和与CPU结合的紧密程度,CPU缓存可以分为一级缓存,二级缓存,如今主流CPU还有三....
的头像 发烧友学院 发表于 01-21 17:11 104次 阅读
处理器缓存有啥用

AMD中国宣布今年7nm工艺将实现历史性的飞跃

2019将是AMD公司成立五十周年,今天上午(1月21日),AMD中国宣布,今年将基于顶尖的7nm工....
发表于 01-21 14:12 47次 阅读
AMD中国宣布今年7nm工艺将实现历史性的飞跃

Intel宣布13款夸克芯片将从2019年7月18日开始退役

尽管苹果、小米这样的公司还在不断推出高端及廉价智能穿戴设备,但是这两年智能穿戴市场没那么火了,许多初....
发表于 01-21 14:08 52次 阅读
Intel宣布13款夸克芯片将从2019年7月18日开始退役

采用MCU拯救嵌入式系统设计新集成度

嵌入式系统已成为生活中不可或缺的一部分。嵌入式系统的各种创新开辟了几个新的商机,吸引了行业巨头和创业....
的头像 电子设计 发表于 01-21 09:40 64次 阅读
采用MCU拯救嵌入式系统设计新集成度

PCB上的器件热耦合与散热解决方案

任何散热解决方案的目标都是确保设备的工作温度不超过其制造商规定的安全限值。在电子工业中,这个工作温度....
的头像 电子设计 发表于 01-21 07:58 276次 阅读
PCB上的器件热耦合与散热解决方案

AMD新处理器曝光 或是面向游戏机设计的一款新型处理器

AMD半定制业务在游戏机领域非常吃香,微软Xbox One系列和索尼PS4都使用了AMD APU,任....
发表于 01-20 10:33 140次 阅读
AMD新处理器曝光 或是面向游戏机设计的一款新型处理器

酷睿i9-9990XE处理器全核心加速频率达5GHz TurboMax3.0加速频率可达5.1GHz

去年的秋季发布会上,英特尔推出了九代酷睿及新一代酷睿X处理器,其中新酷睿X旗舰是酷睿i9-9980X....
发表于 01-20 10:29 73次 阅读
酷睿i9-9990XE处理器全核心加速频率达5GHz TurboMax3.0加速频率可达5.1GHz

中国机器人独角兽公司助力机器人领域的发展

2018年以来,全球芯片、互联网巨头都在不断发力,奋力加强人工智能领域的布局,其中就包括NVIDIA....
发表于 01-20 08:49 86次 阅读
中国机器人独角兽公司助力机器人领域的发展

红米即将推出的新机Note 7Pro的配置你了解吗

红米品牌独立后发布的首款产品红米 Note 7,在 1 月 15 日迎来首销,首批几十万台备货仅 8....
的头像 ZEALER订阅号 发表于 01-19 11:07 593次 阅读
红米即将推出的新机Note 7Pro的配置你了解吗

联发科方面发表了公告,对小米终止合作一事辟谣

红米以往的定位主要也是高性价比,但是更偏向低价一些,所以为了降低成本,使用了联发科处理器。但是红米现....
的头像 电子发烧友网工程师 发表于 01-18 17:26 297次 阅读
联发科方面发表了公告,对小米终止合作一事辟谣

Intel高调宣布全线10nm工艺产品 IceLake将从高到低覆盖整个客户端市场

曾经,Intel Tick-Tock工艺、架构隔年交替升级的战略成就了半导体行业的一大奇迹,32nm....
发表于 01-18 16:11 67次 阅读
Intel高调宣布全线10nm工艺产品 IceLake将从高到低覆盖整个客户端市场

三星Galaxy A60将4月份发布 LG G8 ThinQ渲染图曝光

在近日,一组疑似LG G8 ThinQ的渲染图被曝光。由本次曝光的渲染图来看,LG G8 ThinQ....
的头像 牵手一起梦 发表于 01-18 15:20 422次 阅读
三星Galaxy A60将4月份发布 LG G8 ThinQ渲染图曝光

基于ARM的Arduino处理器板的蜂窝调制解调器模块设计

通过利用运营商已经建立的蜂窝基础设施,设计人员可以使用此网络而不是Wi-Fi或其他网络接口来收集数据....
的头像 电子设计 发表于 01-18 08:14 125次 阅读
基于ARM的Arduino处理器板的蜂窝调制解调器模块设计

FREERTOS实时内核实用指南中文版免费下载

早期的处理器非常昂贵,所以那时的多任务用于实现在单处理器上支持多用户。这类系统中的调度算法侧重于让每....
发表于 01-18 08:00 13次 阅读
FREERTOS实时内核实用指南中文版免费下载

设计一款usb声卡的开发板,请问使用什么处理器最合适?

我们是做Audio Codec芯片的公司,现在想设计一款usb声卡的开发板,要能放音和录音,需要一款带usb接口和i2s 4线的处理器,这个...
发表于 01-18 06:36 22次 阅读
设计一款usb声卡的开发板,请问使用什么处理器最合适?

LG G8可无缝连接第二块屏幕 三星S10 Plus现身跑分

有关谷歌Pixel Ultra这款不具备刘海与下巴的全面屏智能手机的消息已经相传已久
的头像 牵手一起梦 发表于 01-17 17:07 646次 阅读
LG G8可无缝连接第二块屏幕 三星S10 Plus现身跑分

使用布隆过滤器新型混合内存架构磨损均衡策略说明

相变存储器( PCM)凭借低功耗的优势有望成为新一代主存储器,但是耐受性的缺陷成为其广泛应用的重要障....
发表于 01-17 16:58 23次 阅读
使用布隆过滤器新型混合内存架构磨损均衡策略说明

怎么将RN4020连接到条形码扫描仪

嗨,我们正试图让我们的头圆使用手持式条形码扫描仪(4)与RN4020计划纳入我们的下一个产品,将使用一个小的微芯片8位处理器。...
发表于 01-17 15:07 26次 阅读
怎么将RN4020连接到条形码扫描仪

Intel10nm是标准的不鸣则已一鸣惊人

多年来,先进的半导体制程工艺一直是行业巨头Intel的超级杀手锏,稳健、持续的快速迭代是任何同行都无....
发表于 01-17 15:02 51次 阅读
Intel10nm是标准的不鸣则已一鸣惊人

Intel宣布退役多款处理器并表示缺乏足够的市场需求

去年4月,Intel为了兜售Optane(傲腾)存储产品,推出了称之为“Core+”的产品,简言之就....
发表于 01-17 14:57 51次 阅读
Intel宣布退役多款处理器并表示缺乏足够的市场需求

小米内部人士爆料澎湃处理器仍在研发中

去年年底,网上曾传出“小米澎湃遭遇五次流片失败,小米或将放弃澎湃处理器”的消息。现在来自小米内部人士....
的头像 芯智讯 发表于 01-16 16:10 710次 阅读
小米内部人士爆料澎湃处理器仍在研发中

手机芯片研发的脚步也从未停歇,传小米澎湃S2被放弃内部辟谣

2015年3月,麒麟930/935 SoC发布,5月中档芯片麒麟650发布,而到2015年11月,麒....
的头像 DIGITIMES 发表于 01-16 15:27 804次 阅读
手机芯片研发的脚步也从未停歇,传小米澎湃S2被放弃内部辟谣

UTC1212无线数据传输模块的应用手册免费下载

UTC1212模块是高度集成超低功耗半双工微功率无线数据传输模块,片上集成嵌入高性能低功耗STM8L....
发表于 01-16 15:02 33次 阅读
UTC1212无线数据传输模块的应用手册免费下载

利用32位处理器和无线收发器实现物联网

集成度和灵活性之间的平衡是物联网 (IoT) 中低成本无线节点的关键设计指标之一。 高度集成的超低功....
的头像 电子设计 发表于 01-16 09:14 712次 阅读
利用32位处理器和无线收发器实现物联网

PC市场日渐萎靡,联想的重点是如何发展新业务

联想目前依然以PC业务为主。2018年三季度(2019财年第二财季)的业绩显示,负责PC业务的个人计....
的头像 柏颖漫谈 发表于 01-16 08:36 615次 阅读
PC市场日渐萎靡,联想的重点是如何发展新业务

请问为什么在Preprocessor symbol中不添加STM32F10X_CL也不会抱错呢?

我用的处理器是STM32F107VCT6 在stm32f10x.h文件中看到如下内容: #if !defined (STM32F10X_LD) && !defined (S...
发表于 01-16 08:09 179次 阅读
请问为什么在Preprocessor symbol中不添加STM32F10X_CL也不会抱错呢?

LPC4350的功能特性和应用分析

恩智浦半导体LPC4350是在单芯片上首次实现32位ARM®Cortex™-M0/M4。 M4可以专....
的头像 电子设计 发表于 01-16 08:07 251次 阅读
LPC4350的功能特性和应用分析

三星S10系列售价已出 vivo将在1月24日推出新机

在今日,vivo官方宣布将会在这个月24号推出新机。但目前还未给出新机的具体详情,因此有些相关人士猜....
的头像 牵手一起梦 发表于 01-15 16:51 909次 阅读
三星S10系列售价已出 vivo将在1月24日推出新机

联想集团副总裁常程做了一张表,用于挑衅刚发布的红米Note7

联想S5 Pro GT版本,搭载骁龙660 AIE处理器,它用上了6.2英寸19:9全面屏,内置35....
的头像 电子发烧友网工程师 发表于 01-15 14:39 693次 阅读
联想集团副总裁常程做了一张表,用于挑衅刚发布的红米Note7

CCES加载ADSP-21479项目时找不到头文件

我第一次接触CCES,加载ADSP-21479项目时候。找不到头文件、我软件是在官网下载的、是不是要下载license许可,才能加载头...
发表于 01-15 14:00 19次 阅读
CCES加载ADSP-21479项目时找不到头文件

请问C6678芯片的功耗差异有多少?

您好!我使用C6678处理器时,同一批板卡上,板卡的功耗差异很大,请问C6678芯片的功耗差异大约多少瓦?请问是什么原因导致板卡...
发表于 01-15 10:48 121次 阅读
请问C6678芯片的功耗差异有多少?

AMD 7nm锐龙三代处理器有何特点

CES 2019的主题演讲中,AMD在最后环节宣布了7nm锐龙三代处理器,但它无疑是今天媒体及玩家的....
的头像 电子发烧友网工程师 发表于 01-15 10:32 803次 阅读
AMD 7nm锐龙三代处理器有何特点

分析师称苹果的Mac电脑应该放弃Intel处理器转向AMD

AMD在CES展会上首次公开了7nm锐龙处理器,虽然还是8核16线程,但是AMD这一次有了更充足的信....
发表于 01-15 10:07 356次 阅读
分析师称苹果的Mac电脑应该放弃Intel处理器转向AMD

红米独立,卢伟冰操盘!雷军为新帅卢伟冰定调:生死看淡,不服就干

硬件配置上号称PK友商3000元以上的手机。Redmi Note 7搭载的是主频最高2.2GHz的高....
的头像 MCA手机联盟 发表于 01-14 17:37 745次 阅读
红米独立,卢伟冰操盘!雷军为新帅卢伟冰定调:生死看淡,不服就干

索尼推出呼声极高的黑科技神器Xperia Touch

首先, Xperia Touch 的外观与传统投影仪有很大不同。采用类似机箱的造型。体积并不是很大,....
的头像 WPR 发表于 01-14 16:36 493次 阅读
索尼推出呼声极高的黑科技神器Xperia Touch

E2441B VME/VXI总线预处理器接口用户指南

E2441B VME/VXI总线预处理器接口用户指南
发表于 01-14 16:22 45次 阅读
E2441B VME/VXI总线预处理器接口用户指南

鲁大师公布2018年度AI芯片排行榜 苹果A12处理器拔得头筹

1月14日消息,鲁大师公布了2018年度AI芯片排行榜。
的头像 39度创意研究所 发表于 01-14 15:06 1272次 阅读
鲁大师公布2018年度AI芯片排行榜 苹果A12处理器拔得头筹

基于ARM的Layerscape系列及I.MX系列处理器开发套件

各大互联网巨头在云计算的领域争的头破血流的时候,在IoT领域逐渐开始兴起一种更为靠近物或数据源头的最....
的头像 周立功单片机 发表于 01-14 10:35 1133次 阅读
基于ARM的Layerscape系列及I.MX系列处理器开发套件

AMD第三代锐龙桌面处理器继续使用单芯片整合设计 并依然是AM4封装接口

AMD日前正式揭晓了第三代锐龙桌面处理器,代号Matisse,类似数据中心的二代EPYC霄龙采用了c....
发表于 01-14 10:29 124次 阅读
AMD第三代锐龙桌面处理器继续使用单芯片整合设计 并依然是AM4封装接口

双MB两种架构之间有什么区别

嗨, 我正在使用双MB目标V5 ml507参考XAPP996教程,其中我们为每个MB使用2个PLB总线,但PLB总线是多重总线,所以...
发表于 01-14 09:57 61次 阅读
双MB两种架构之间有什么区别

请问TI的多核处理器生产工艺达到多少nm,主要产品型号是什么?

TI的多核处理器,生产工艺达到多少nm,其主要产品型号是?...
发表于 01-14 06:01 92次 阅读
请问TI的多核处理器生产工艺达到多少nm,主要产品型号是什么?

美国欲限制AI、处理器技术出口 中国迎来重大利好

2019年1月10日,美国限制出口AI技术的法规结束了公众征求意见的阶段,正式进入起草阶段。这项足以....
的头像 高工智能未来 发表于 01-13 09:46 898次 阅读
美国欲限制AI、处理器技术出口 中国迎来重大利好

支持大吞吐量和实时应用程序的均衡SoC系统的最佳实践和设计

现代SoC软件通常包括多种应用,从汽车发动机控制等硬件实时应用,到HD视频流等大吞吐量应用。随着现代....
发表于 01-12 10:18 96次 阅读
支持大吞吐量和实时应用程序的均衡SoC系统的最佳实践和设计

简析国内外传感器技术及差距

物联网的系统架构一般由感知层、传输层和应用层组成。感知层主要由传感器、微处理器和无线通信收发器等组成....
的头像 RTThread物联网操作系统 发表于 01-11 16:45 1016次 阅读
简析国内外传感器技术及差距

如何管理Harmony

所有,我从2.04的一个预建的应用程序,并将处理器从144PIN变为64引脚。我还为LCB显示和PMP中的源代码提供了示例。我理解...
发表于 01-11 14:09 76次 阅读
如何管理Harmony

耐威科技发布两则关于全资子公司对外投资设立参股子公司的公告

耐威科技表示,微芯科技本次投资设立参股子公司拟以自有资金进行投入,若投资未达到预期盈利效果,将会对公....
的头像 半导体投资联盟 发表于 01-11 14:06 909次 阅读
耐威科技发布两则关于全资子公司对外投资设立参股子公司的公告

ORCAD原理图文件可用于任何EVE板吗

我搜索过(有点奇怪,我想)没有找到任何东西——ORCAD原理图文件可用于任何EVE板(特别是DM32008和MEB-II)?我...
发表于 01-11 09:51 62次 阅读
ORCAD原理图文件可用于任何EVE板吗

AMD发布7nm第三代锐龙处理器

CES 2019的主题演讲中,AMD在最后环节宣布了7nm锐龙三代处理器,但它无疑是今天媒体及玩家的....
的头像 电子发烧友网工程师 发表于 01-11 08:54 681次 阅读
AMD发布7nm第三代锐龙处理器

性能10倍于GPU:英特尔推出全新Nervana AI处理器

当地时间1月7日,英特尔在CES2019展会上发布了Nervana系列神经网络处理器的最新型号NNP....
发表于 01-10 10:16 278次 阅读
性能10倍于GPU:英特尔推出全新Nervana AI处理器

英特尔联手Facebook发布史上最燃第九代处理器

拉斯维加斯时间 1 月 7 日下午,英特尔在 CES 上宣布,将和 Facebook 合作在今年下半....
的头像 电子发烧友网工程师 发表于 01-10 08:58 521次 阅读
英特尔联手Facebook发布史上最燃第九代处理器

NB IOT模块系列BC35-G和BC28 AT命令手册资料免费下载

本文档详细介绍了Quectel NB IOT BC35-G和BC28模块支持的AT命令集。收到该字符....
发表于 01-10 08:00 57次 阅读
NB IOT模块系列BC35-G和BC28 AT命令手册资料免费下载

魅族Note9搭载高通最新的6150处理器,用上了4800万像素的摄像头

有煤油(魅族粉丝的俗称)将该爆料发到魅族论坛,询问黄章(魅族老大)是否属实,结果得到了黄章的确认,黄....
的头像 MCA手机联盟 发表于 01-09 18:04 1243次 阅读
魅族Note9搭载高通最新的6150处理器,用上了4800万像素的摄像头

Arm图像信号处理器为智能设备打造更敏锐的数字眼

创建“数字眼”来处理实时的、更高质量的图像,让观众对环境有最真实的感受,这是Arm生态系统在致力于赋....
的头像 Arm芯闻 发表于 01-09 15:26 511次 阅读
Arm图像信号处理器为智能设备打造更敏锐的数字眼

业界最高性能ARM-based处理器,同性能下功耗降低30%

华为从硬件、基础软件和应用三个层面不断推进产业合作。长期以来,华为与GCC、Linaro、OEHI等....
的头像 芯闻社 发表于 01-09 13:38 517次 阅读
业界最高性能ARM-based处理器,同性能下功耗降低30%

Cortex-A5从了解到上手实践,你想知道的都在这里!

通过 Arm NEON 优化 DSP 和多媒体处理:Cortex-A5 处理器能够通过 NEON 提....
的头像 Arm芯闻 发表于 01-09 11:01 486次 阅读
Cortex-A5从了解到上手实践,你想知道的都在这里!

众多游戏玩家翘首以盼的针对笔记本平台的图灵光线追踪显卡RTX 2060发布了

根据官方给出的性能数字,RTX 2080移动平台的游戏本,表现超过GTX 1080桌面平台,更相当于....
的头像 芯智讯 发表于 01-09 09:57 517次 阅读
众多游戏玩家翘首以盼的针对笔记本平台的图灵光线追踪显卡RTX 2060发布了

HyperMesh教程之HyperMesh 12.0的快捷键资料免费下载

本文档的主要内容详细介绍的是HyperMesh教程之HyperMesh 12.0的快捷键资料免费下载....
发表于 01-09 08:00 55次 阅读
HyperMesh教程之HyperMesh 12.0的快捷键资料免费下载

AM5749 Sitara 处理器:双核 Arm Cortex-A15 和双核 DSP,多媒体、支持 ECC 的 DDR、安全引导和深度学习

AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过以下方式实现高处理性能完全集成的混合处理器解决方案的最大灵活性。这些器件还将可编程视频处理与高度集成的外设集合在一起。每个AM574x器件都提供加密加速。 可编程性由具有Neon™扩展的双核Arm Cortex-A15 RISC CPU和两个TI C66x VLIW浮点DSP内核提供。 Arm允许开发人员将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm和C66x提供了一整套开发工具。 DSP,包括C编译器,用于简化编程和调度的DSP汇编优化器,以及用于查看源代码执行情况的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息,请联系您的TI代表。 AM574x Sitara Arm应用处理器旨在满足现代嵌入式产品的强烈处理需求。 AM574x器件通过提供高处理性能完全集成的混合处理器解决方案的最大灵活性这些器件还将可编程视频处理与高度集成的外围设备相结合。每个AM574x器件都提供加密加速...
发表于 01-08 17:50 8次 阅读
AM5749 Sitara 处理器:双核 Arm Cortex-A15 和双核 DSP,多媒体、支持 ECC 的 DDR、安全引导和深度学习

AM6528 Sitara 处理器:双核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS,3D 图形

AM654x和AM652x Sitara Arm应用处理器旨在满足现代工业嵌入式产品的复杂处理需求。 AM654x和AM652x将四个或两个Arm Cortex-A53内核与双核Cortex-R5F MCU子系统(该子系统具有旨在帮助客户实现他们最终产品的功能安全目标的特性)和三个千兆位工业通信子系统(PRU_ICSSG) )组合在一起,从而为功能安全应用打造出支持.AM65xx目前正在按照IEC 61508标准要求,接受TÜV南德意志集团的认证评估。 四个A53内核分布在两个具有共享L2存储器的双核集群中,以创建两个处理通道。片上存储器,外设和互联中包含广泛的ECC,可确保可靠性。整个SoC中包含旨在帮助客户设计可实现他们的功能安全目标的特性(正在等待TÜV南德评估结果)。除了DMSC管理的粒度防火墙之外,AM654x和AM652x 四核Arm Cortex-A53 RISC CPU及霓虹扩展可实现可编程性,而双核Cortex-R5F MCU子系统可作为两个内核用在一般用途或用于锁步模式,以帮助满足功能安全应用的需求.PRU_ICSSG子系统可用于提供最多六个工业以太网端口,如Profinet IRT,TSN或EtherCAT™等,或者用于标准千兆位以太网连接。 TI提供了一整套...
发表于 01-08 17:50 17次 阅读
AM6528 Sitara 处理器:双核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS,3D 图形

AM6546 Sitara 处理器:四核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

AM654x和AM652x Sitara Arm应用处理器旨在满足现代工业嵌入式产品的复杂处理需求。 AM654x和AM652x将四个或两个Arm Cortex-A53内核与双核Cortex-R5F MCU子系统(该子系统具有旨在帮助客户实现他们最终产品的功能安全目标的特性)和三个千兆位工业通信子系统(PRU_ICSSG) )组合在一起,从而为功能安全应用打造出支持.AM65xx目前正在按照IEC 61508标准要求,接受TÜV南德意志集团的认证评估。 四个A53内核分布在两个具有共享L2存储器的双核集群中,以创建两个处理通道。片上存储器,外设和互联中包含广泛的ECC,可确保可靠性。整个SoC中包含旨在帮助客户设计可实现他们的功能安全目标的特性(正在等待TÜV南德评估结果)。除了DMSC管理的粒度防火墙之外,AM654x和AM652x 四核Arm Cortex-A53 RISC CPU及霓虹扩展可实现可编程性,而双核Cortex-R5F MCU子系统可作为两个内核用在一般用途或用于锁步模式,以帮助满足功能安全应用的需求.PRU_ICSSG子系统可用于提供最多六个工业以太网端口,如Profinet IRT,TSN或EtherCAT™等,或者用于标准千兆位以太网连接。 TI提供了一整套...
发表于 01-08 17:50 16次 阅读
AM6546 Sitara 处理器:四核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

AM6527 Sitara 处理器:双核隔离式 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

AM654x和AM652x Sitara Arm应用处理器旨在满足现代工业嵌入式产品的复杂处理需求。 AM654x和AM652x将四个或两个Arm Cortex-A53内核与双核Cortex-R5F MCU子系统(该子系统具有旨在帮助客户实现他们最终产品的功能安全目标的特性)和三个千兆位工业通信子系统(PRU_ICSSG) )组合在一起,从而为功能安全应用打造出支持.AM65xx目前正在按照IEC 61508标准要求,接受TÜV南德意志集团的认证评估。 四个A53内核分布在两个具有共享L2存储器的双核集群中,以创建两个处理通道。片上存储器,外设和互联中包含广泛的ECC,可确保可靠性。整个SoC中包含旨在帮助客户设计可实现他们的功能安全目标的特性(正在等待TÜV南德评估结果)。除了DMSC管理的粒度防火墙之外,AM654x和AM652x 四核Arm Cortex-A53 RISC CPU及霓虹扩展可实现可编程性,而双核Cortex-R5F MCU子系统可作为两个内核用在一般用途或用于锁步模式,以帮助满足功能安全应用的需求.PRU_ICSSG子系统可用于提供最多六个工业以太网端口,如Profinet IRT,TSN或EtherCAT™等,或者用于标准千兆位以太网连接。 TI提供了一整套...
发表于 01-08 17:50 20次 阅读
AM6527 Sitara 处理器:双核隔离式 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

AM6548 Sitara 处理器:四核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS,3D 图形

AM654x和AM652x Sitara Arm应用处理器旨在满足现代工业嵌入式产品的复杂处理需求。 AM654x和AM652x将四个或两个Arm Cortex-A53内核与双核Cortex-R5F MCU子系统(该子系统具有旨在帮助客户实现他们最终产品的功能安全目标的特性)和三个千兆位工业通信子系统(PRU_ICSSG) )组合在一起,从而为功能安全应用打造出支持.AM65xx目前正在按照IEC 61508标准要求,接受TÜV南德意志集团的认证评估。 四个A53内核分布在两个具有共享L2存储器的双核集群中,以创建两个处理通道。片上存储器,外设和互联中包含广泛的ECC,可确保可靠性。整个SoC中包含旨在帮助客户设计可实现他们的功能安全目标的特性(正在等待TÜV南德评估结果)。除了DMSC管理的粒度防火墙之外,AM654x和AM652x 四核Arm Cortex-A53 RISC CPU及霓虹扩展可实现可编程性,而双核Cortex-R5F MCU子系统可作为两个内核用在一般用途或用于锁步模式,以帮助满足功能安全应用的需求.PRU_ICSSG子系统可用于提供最多六个工业以太网端口,如Profinet IRT,TSN或EtherCAT™等,或者用于标准千兆位以太网连接。 TI提供了一整套...
发表于 01-08 17:49 27次 阅读
AM6548 Sitara 处理器:四核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS,3D 图形

AM6526 Sitara 处理器:双核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

AM654x和AM652x Sitara Arm应用处理器旨在满足现代工业嵌入式产品的复杂处理需求。 AM654x和AM652x将四个或两个Arm Cortex-A53内核与双核Cortex-R5F MCU子系统(该子系统具有旨在帮助客户实现他们最终产品的功能安全目标的特性)和三个千兆位工业通信子系统(PRU_ICSSG) )组合在一起,从而为功能安全应用打造出支持.AM65xx目前正在按照IEC 61508标准要求,接受TÜV南德意志集团的认证评估。 四个A53内核分布在两个具有共享L2存储器的双核集群中,以创建两个处理通道。片上存储器,外设和互联中包含广泛的ECC,可确保可靠性。整个SoC中包含旨在帮助客户设计可实现他们的功能安全目标的特性(正在等待TÜV南德评估结果)。除了DMSC管理的粒度防火墙之外,AM654x和AM652x 四核Arm Cortex-A53 RISC CPU及霓虹扩展可实现可编程性,而双核Cortex-R5F MCU子系统可作为两个内核用在一般用途或用于锁步模式,以帮助满足功能安全应用的需求.PRU_ICSSG子系统可用于提供最多六个工业以太网端口,如Profinet IRT,TSN或EtherCAT™等,或者用于标准千兆位以太网连接。 TI提供了一整套...
发表于 01-08 17:48 12次 阅读
AM6526 Sitara 处理器:双核 Arm Cortex-A53 和双核 Arm Cortex-R5F,千兆位 PRU-ICSS

今日看点:LG Q9搭载骁龙821处理器 Griffin推出四款无线充电配件

根据消息称,LG将会在这个月月末推出一款新中端智能手机产品LG Q9,它的相关的一些参数也随之有了曝....
的头像 牵手一起梦 发表于 01-08 15:15 963次 阅读
今日看点:LG Q9搭载骁龙821处理器 Griffin推出四款无线充电配件

DRA793 适用于音频放大器且带 DSP 的 500MHz ARM Cortex-A15 SoC 处理器

DRA79x处理器提供538球,17×17毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(BGA)封装。 该架构旨在通过经济高效的解决方案为汽车协处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“),DRA74x”Jacinto 6“,DRA72x”Jacinto 6 Eco“和DRA71x”Jacinto 6 Entry“系列信息娱乐处理器。 可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm提供了一整套开发工具, DSP,包括C编译器和用于查看源代码执行的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS设备的更多信息,请联系您的TI代表。 DRA79x Jacinto 6 RSP(无线电声音处理器)设备系列符合AEC-Q100标准。 设备具有简化的电源...
发表于 11-02 19:27 17次 阅读
DRA793 适用于音频放大器且带 DSP 的 500MHz ARM Cortex-A15 SoC 处理器

DRA750 适用于信息娱乐应用的双 1.0GHz A15、双 DSP、扩展外设 SoC 处理器

DRA75x和DRA74x(Jacinto 6)信息娱乐应用处理器旨在满足现代信息娱乐系统汽车体验的强烈处理需求。
发表于 11-02 19:27 10次 阅读
DRA750 适用于信息娱乐应用的双 1.0GHz A15、双 DSP、扩展外设 SoC 处理器

DRA725 适用于汽车信息娱乐系统的 SoC 处理器

DRA72x(“Jacinto 6 Eco”)信息娱乐应用处理器采用与Jacinto 6设备相同的架构开发,以满足现代信息娱乐系统的强烈处理需求 - DRA72x器件为DRA74x器件提供了向上的可扩展性,同时在整个系列中引脚兼容,允许原始设备制造商(OEM)和原始设计制造商(ODM)快速实现创新连接技术,语音识别,音频流等。 Jacinto 6和Jacinto 6 Eco设备通过完全集成的混合处理器解决方案的最大灵活性带来高处理性能。 可编程性由具有Neon™扩展和TI C66x VLIW浮点DSP内核的单核ARM Cortex-A15 RISC CPU提供。 ARM处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为ARM提供了一整套开发工具, DSP,包括C编译器和用于查看源代码执行情况的调试接口。 DRA72x Jacinto 6 Eco处理器系列符合AEC-Q100标准。 特性 为信息娱乐应用而设计的架构 视频,图像和图形处理支持 全高清视频(1920×1080p,60 fps) 多视频输入和视频输出 2D和3D图形 ARM < sup>® Cortex ® -A15微处理器子系统 C66x浮点VLIW DSP 完全对象代码与C67x和...
发表于 11-02 19:27 46次 阅读
DRA725 适用于汽车信息娱乐系统的 SoC 处理器

DRA714 适用于信息娱乐系统和仪表组且带图形和数字信号处理器的 600MHz ARM Cortex-A15 SoC 处理器

DRA71x处理器提供538球,17×17毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(BGA)封装。 该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”),DRA74x“Jacinto”提供全面的可扩展性6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器,包括图形,语音,HMI,多媒体和智能手机投影模式功能。 可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm提供了一整套开发工具, DSP,包括C编译器和用于查看源代码执行的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息,请联系您的TI代表。 DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准。 该器件具有简化的电源轨道映射可实现更低成本的P...
发表于 11-02 19:27 32次 阅读
DRA714 适用于信息娱乐系统和仪表组且带图形和数字信号处理器的 600MHz ARM Cortex-A15 SoC 处理器

DRA716 适用于信息娱乐系统和仪表组且带图形和数字信号处理器的 800MHz ARM Cortex-A15 SoC 处理器

DRA71x处理器提供538球,17×17毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(BGA)封装。 该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”),DRA74x“Jacinto”提供全面的可扩展性6“和DRA72x”Jacinto 6 Eco“系列信息娱乐处理器,包括图形,语音,HMI,多媒体和智能手机投影模式功能。 可编程性由具有Neon™扩展的单核Arm Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核提供。 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开,从而降低系统软件的复杂性。 此外,TI还为Arm提供了一整套开发工具, DSP,包括C编译器和用于查看源代码执行的调试接口。 所有设备都提供加密加速。高安全性(HS)设备上提供了所有其他受支持的安全功能,包括对安全启动,调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息,请联系您的TI代表。 DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准。 该器件具有简化的电源轨道映射可实现更低成本的P...
发表于 11-02 19:27 38次 阅读
DRA716 适用于信息娱乐系统和仪表组且带图形和数字信号处理器的 800MHz ARM Cortex-A15 SoC 处理器

DRA782 适用于音频放大器且带双核 DSP 的 SoC 处理器

DRA78x处理器提供367球,15×15毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装。 该架构旨在通过经济高效的解决方案为汽车协处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“),DRA74x”Jacinto 6“,DRA72x”Jacinto 6 Eco“和DRA71x”Jacinto 6 Entry“系列信息娱乐处理器。 此外,TI还为Arm和DSP提供了一整套开发工具,包括C编译器和用于查看源代码执行情况的调试接口。 DRA78x Jacinto 6 RSP (无线电声音处理器)器件系列符合AEC-Q100标准。 该器件具有简化的电源轨映射,可实现低成本的PMIC解决方案。 DRA78x处理器采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装,提供367球,15×15 mm,0.65 mm球间距(0.8 mms间距规则可用于信号)。 该架构旨在通过经济高效的解决方案为汽车处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”提供完全可扩展性“),DRA74x”Jacinto 6“,...
发表于 11-02 19:27 17次 阅读
DRA782 适用于音频放大器且带双核 DSP 的 SoC 处理器

TDA3MA 具有完备的处理和视觉加速功能且适用于 ADAS 应用的低功耗 SoC

TI的TDA3x片上系统(SoC)是经过高度优化的可扩展系列器件,其设计满足领先的高级驾驶员辅助系统(ADAS)要求.TDA3x系列集最佳性能,低功耗特性和更小的外形尺寸和ADAS视觉分析处理功能于一体,有助于实现更自主的无碰撞驾驶体验,从而在汽车领域中的ADAS应用中得到了广泛的应用。 TDA3x SoC基于单一架构支持行业最广泛的ADAS应用(包括前置摄像头,后置摄像头,环视,雷达和融合技术),在当今汽车领域实现了复杂的嵌入TMS3x SoC采用异类可扩展架构,包含TI的定点和浮点TMS320C66x数字信号处理器(DSP)生成内核,Vision AccelerationPac(EVE)和Cortex-M4双核处理器。视觉技术。 TDA3x SoC采用异类可扩展架构。该器件可采用不同的封装选项(包括叠加封装)实现小外形尺寸设计,从而实现低功耗配置.TDA3x SoC还集成有诸多外设,包括LVDS环视系统的多摄像头接口(并行和串行),显示屏,控制器局域网(CAN)和千兆位以太网视频桥接(AVB)。 适用于本系列产品的Vision AccelerationPac包含嵌入式视觉引擎(EVE),因此应用处理器不用再执行视觉分析功能,同时还降低了能耗。视觉...
发表于 11-02 19:27 16次 阅读
TDA3MA 具有完备的处理和视觉加速功能且适用于 ADAS 应用的低功耗 SoC

DRA781 适用于音频放大器且带 DSP 的 SoC 处理器

DRA78x处理器提供367球,15×15毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装。 该架构旨在通过经济高效的解决方案为汽车协处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“),DRA74x”Jacinto 6“,DRA72x”Jacinto 6 Eco“和DRA71x”Jacinto 6 Entry“系列信息娱乐处理器。 此外,TI还为Arm和DSP提供了一整套开发工具,包括C编译器和用于查看源代码执行情况的调试接口。 DRA78x Jacinto 6 RSP (无线电声音处理器)器件系列符合AEC-Q100标准。 该器件具有简化的电源轨映射,可实现低成本的PMIC解决方案。 DRA78x处理器采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装,提供367球,15×15 mm,0.65 mm球间距(0.8 mms间距规则可用于信号)。 该架构旨在通过经济高效的解决方案为汽车处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”提供完全可扩展性“),DRA74x”Jacinto 6“,...
发表于 11-02 19:27 21次 阅读
DRA781 适用于音频放大器且带 DSP 的 SoC 处理器

TDA3LX 适用于 ADAS 应用且具有处理、成像与视觉加速功能的低功耗 SoC

TI的TDA3x片上系统(SoC)是经过高度优化的可扩展系列器件,其设计满足领先的高级驾驶员辅助系统(ADAS)要求.TDA3x系列集最佳性能,低功耗特性和更小的外形尺寸和ADAS视觉分析处理功能于一体,有助于实现更自主的无碰撞驾驶体验,从而在汽车领域中的ADAS应用中得到了广泛的应用。 TDA3x SoC基于单一架构支持行业最广泛的ADAS应用(包括前置摄像头,后置摄像头,环视,雷达和融合技术),在当今汽车领域实现了复杂的嵌入TMS3x SoC采用异类可扩展架构,包含TI的定点和浮点TMS320C66x数字信号处理器(DSP)生成内核,Vision AccelerationPac(EVE)和Cortex-M4双核处理器。视觉技术。 TDA3x SoC采用异类可扩展架构。该器件可采用不同的封装选项(包括叠加封装)实现小外形尺寸设计,从而实现低功耗配置.TDA3x SoC还集成有诸多外设,包括LVDS环视系统的多摄像头接口(并行和串行),显示屏,控制器局域网(CAN)和千兆位以太网视频桥接(AVB)。 适用于本系列产品的Vision AccelerationPac包含嵌入式视觉引擎(EVE),因此应用处理器不用再执行视觉分析功能,同时还降低了能耗。视觉...
发表于 11-02 19:27 16次 阅读
TDA3LX 适用于 ADAS 应用且具有处理、成像与视觉加速功能的低功耗 SoC

DRA786 适用于音频放大器且带双核 DSP 和 EVE 的 SoC 处理器

DRA78x处理器提供367球,15×15毫米,0.65毫米球间距(0.8毫米间距规则可用于信号)采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装。 该架构旨在通过经济高效的解决方案为汽车协处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“),DRA74x”Jacinto 6“,DRA72x”Jacinto 6 Eco“和DRA71x”Jacinto 6 Entry“系列信息娱乐处理器。 此外,TI还为Arm和DSP提供了一整套开发工具,包括C编译器和用于查看源代码执行情况的调试接口。 DRA78x Jacinto 6 RSP (无线电声音处理器)器件系列符合AEC-Q100标准。 该器件具有简化的电源轨映射,可实现低成本的PMIC解决方案。 DRA78x处理器采用Via Channel™阵列(VCA)技术,球栅阵列(S-PBGA)封装,提供367球,15×15 mm,0.65 mm球间距(0.8 mms间距规则可用于信号)。 该架构旨在通过经济高效的解决方案为汽车处理器,混合无线电和放大器应用提供高性能并发,从DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”提供完全可扩展性“),DRA74x”Jacinto 6“,...
发表于 11-02 19:27 47次 阅读
DRA786 适用于音频放大器且带双核 DSP 和 EVE 的 SoC 处理器

DRA756 Jacinto 汽车电子应用处理器

DRA75x和DRA74x(Jacinto 6)信息娱乐应用处理器旨在满足现代信息娱乐系统汽车体验的强烈处理需求。 最多两个嵌入式视觉引擎(EVE) IVA子系统 显示子系统 使用DMA引擎显示控制器,最多三个管道 HDMI™编码器:符合HDMI 1.4a和DVI 1.0 视频处理引擎(VPE) 2D-Graphics加速器(BB2D)子系统 Vivante ® GC320核心 双核PowerVR ® SGX544 3D GPU 三个视频输入端口(VIP)模块 支持多达10个多路复用输入端口 通用内存控制器(GPMC) 增强型直接内存访问(EDMA)控制器 2端口千兆以太网(GMAC) 十六32 -Bit通用定时器 32位MPU看门狗定时器 五个内部集成电路(I 2 C)端口 HDQ™/1-Wire ®接口 SATA接口 媒体本地总线(MLB)子系统 十个可配置UART /IrDA /CIR模块 四个多通道串行外设接口(McSPI) Quad SPI(QSPI) 八个多通道音频串行端口(McASP)模块 SUPERS peed USB 3.0双重角色设备 三个高速USB 2.0双重角色设备 四个多媒体卡/安全数字/安全数字输入输出接口(MMC™/SD ® /SDIO) PCI-Express ®...
发表于 11-02 19:27 30次 阅读
DRA756 Jacinto 汽车电子应用处理器

SMJ320C6415 定点数字信号处理器

TMS320C64x ?? DSP(包括SMJ320C6414,SMJ320C6415和SMJ320C6416器件)是TMS320C6000中性能最高的定点DSP产品? DSP平台。 TMS320C64x ?? (C64x ?? )设备是基于第二代高性能,先进的VelociTI ??德州仪器(TI)开发的超长指令字(VLIW)架构(VelociTI.2 ??),使这些DSP成为多通道和多功能应用的绝佳选择。 C64x ??是C6000的代码兼容成员?? DSP平台。 C64x器件以720 MHz的时钟速率提供高达57.6亿条指令/秒(MIPS)的性能,可为高性能DSP编程挑战提供经济高效的解决方案。 C64x DSP具有高速控制器的操作灵活性和阵列处理器的数字功能。 C64x ?? DSP内核处理器有64个32位字长的通用寄存器和8个高度独立的功能单元 - 两个乘法器用于32位结果和六个算术逻辑单元(ALU)??用VelociTI.2 ??扩展。 VelociTI.2 ??八个功能单元中的扩展包括新的指令,以加速关键应用程序的性能,并扩展VelociTI的并行性?建筑。 C64x每周期可产生4个32位乘法累加(MAC),总计每秒2400万MAC(MMACS),或每周期8个8位MAC,总计4800 MMACS。 C64x DSP还具有特定于应用的硬件逻...
发表于 11-02 18:50 30次 阅读
SMJ320C6415 定点数字信号处理器

AM5718-HIREL AM5718-HIREL Sitara™ 处理器器件版本 2.0

AM5718-HIREL Sitara ARM应用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM5718-HIREL器件通过其极具灵活性的全集成混合处理器解决方案,可实现较高的处理性能。此外,这些器件还将可编程的视频处理功能与高度集成的外设集完美融合。 采用配有Neon™扩展组件的单核ARM Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核,可提供编程功能。借助ARM处理器,开发人员能够将控制函数与在DSP和协处理器上编程的其他算法分离开来,从而降低系统软件的复杂性。 此外,TI为ARM和C66x DSP提供了一系列完整的开发工具,其中包括C语言编译器,用在简化编程和调度的DSP汇编优化器,可查看源代码执行情况的调试界面等。 AM5718-HIREL Sitara ARM处理器系列符合AEC-Q100标准。 特性 有关器件版本1.0的详细信息,请参阅SPRS919 ARM®Cortex®-A15微处理器子系统 数字信号处理器(DSP) 目标代码与C67x和C64x +完全兼容 每周期最多32次16 x 16位定点乘法 高达512KB的片上L3 RAM 3级(L3)和4级(L4)互连 DDR3 /DDR3L存储器接口(EMIF)模块 ...
发表于 11-02 18:49 14次 阅读
AM5718-HIREL AM5718-HIREL Sitara™ 处理器器件版本 2.0

SM320C6457-HIREL 通信基础设施数字信号处理器

的TMS320C64x +™DSP(包括SM320C6457-HIREL器件)是TMS320C6000DSP平台上的高性能定点DSP系列产品.SM320C6457-HIREL器件基于德州仪器(TI)开发的第3代高性能,高级VelociTI超长指令字(VLIW)架构,这使得该系列DSP非常适合包括视频和电信基础设施,成像/医疗以及无线基础设施(WI)在内的各类应用。 C64x +器件向上代码兼容属于C6000™DSP平台的早期器件。 基于65nm的工艺技术以及凭借高达96亿条指令每秒(MIPS)[或9600 16位MMAC每周期]的性能( 1.2GHz的时钟速率时),SM320C6457-HIREL器件提供了一套应对高性能DSP编程挑战的经济高效型解决方案.SM320C6457-HIREL DSP可以灵活地利用高速控制器以及阵列处理器的数值计算能力。 C64x + DSP内核采用8个功能单元,2个寄存器文件以及2个数据路径。与早期C6000器件一样,其中2个功能单为乘法器或.M单元.C64x内核每个时钟周期执行4次16位×16位乘法累加,相比之下,C64x + .M单元的乘法吞吐量可增加一倍。因此,C64x +内核每个周期可以执行8次16位×16位MAC。采用1.2GHz时钟速率时,这意味着每秒可以执行9600次1...
发表于 11-02 18:48 37次 阅读
SM320C6457-HIREL 通信基础设施数字信号处理器