侵权投诉

解决FPGA一个解复用和时钟域转换问题

FPGA极客空间 2018-04-08 08:46 次阅读


我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件。如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你。本公众号作者ALIFPGA,多年FPGA开发经验,所有文章皆为多年学习和工作经验之总结。


Stratix IV GX内嵌SERDES结构如图所示

通道对齐(Channel Aligner)和速率匹配(Rate Matcher)。

Channel Aligner和Rate Matcher根据各种接口标准的物理编码子层(PCS,Phsical Coding Sub-layer)规定,将数据的所有通道对齐,并适配数据速率,同步编码状态机。常用的接口标准有GE、10GE和XAUI等,这部分电路结构示意图所示。

8B/10B解码。

8B/10B解码器在这里完成8B/10B解码的功能,将10bit数据转换为8bit源数据。

收端到逻辑资源的接口。

SERDES恢复出的数据进入FPGA有一个解复用和时钟域转换的问题,Stratix GX包含了专用电路可以完成8/10bit数据到8/10/20bit数据的Mux/Demux,另外SERDES收端到FPGA内部通用逻辑资源之间还有FIFO可以完成数据接口同步,其电路结构如图所示。

发送方向的结构相对简单多,只要按照收端数据流向反向追溯,就非常容易理解发端主要模块的功能与结构,发端主要包含以下功能模块。

(1)FPGA逻辑资料SERDES发端的接口电路。

从FPGA逻辑资源到发端内嵌8字节深的FIFO用以完成数据接口的同步,另外还有Mux/Demux电路,其结构与收端到FPGA逻辑资源接口电路相似。

(2)8B/10B编码。

     将8bit源数据编码为10bit数据,减少连”0”或连”1”串。

(3)发端PLL。

发端PLL参数如图所示。

(4)并串转换电路(Serializer)。

     其并串转换的顺序是低位(LSB)先出。

(5)输出缓冲。

值得强调的是,Altera Stratix GX的SERDES模块的可测试性非常好,提供丰富的环回模式,便于用户上板调试。Stratix GX的SERDES支持以下测试模式。

信道环回(Channel loopback):包括串行环回(Serial loopback)、反向链路串行环回(Reverse serial loopback )、并信环回(Parallerl loopback)和方向链路并行环回((Reverse parallel loopback)4种模式。

BIST(Built-In Self Test,内嵌式自测)产生与校验(BIST generator &verifier):包括BIST 8B并行环回、BIST并行环回和BIST串行环回3种模式。

PRBS产生与校验(BIST generator& verifier):包括PRBS并行环回和PRBS串行环回两种模


原文标题:Stratix IV GX内嵌的SERDES(二)

文章出处:【微信号:ALIFPGA,微信公众号:FPGA极客空间】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
分享:

评论

相关推荐

基于DSP开发工具DSP Builder软件实现无线电可控数字调制器的设计

软件无线电(software defined radio)是由J.Mitola在1992年提出的一个....
发表于 09-21 18:00 64次 阅读
基于DSP开发工具DSP Builder软件实现无线电可控数字调制器的设计

简要介绍各种接口协议和标准

LVDS常常用在具有“源同步”时钟系统的数据转换器中,不过这并不是LVDS标准的一部分。在这种设置中....
的头像 玩转单片机 发表于 09-21 16:42 62次 阅读
简要介绍各种接口协议和标准

高云半导体推出适用于人工智能边缘计算的GoAI ™ 2.0

使用GoAI™ 2.0,无需FPGA RTL或微处理器C/C++编程。 GoAI™ 2.0 SDK自....
发表于 09-21 12:50 109次 阅读
高云半导体推出适用于人工智能边缘计算的GoAI ™ 2.0

PDF资料数字信号处理在FPGA上实现和FPGA的多路回声消除算法的实现

发表于 09-21 10:14 0次 阅读
PDF资料数字信号处理在FPGA上实现和FPGA的多路回声消除算法的实现

PDF资料,基于Virtex-4 FPGA的低功耗图像融合系统和FPGA的数字电压表设计

发表于 09-21 10:05 0次 阅读
PDF资料,基于Virtex-4 FPGA的低功耗图像融合系统和FPGA的数字电压表设计

人工智能庞大的代码库是如何实现安全存储的

对于人工智能 (AI) 带来的创新潜能,各个市场领域的嵌入式系统开发商皆展现浓厚兴趣。但其实若就「创....
发表于 09-21 08:00 9次 阅读
人工智能庞大的代码库是如何实现安全存储的

示波器问题,新手上路只能靠强大的网络

、件中有图,终于找到,我理想的图纸了,感谢强大网络 图中,AD8370,,我查了,资料,是不是,就是代替,4051这样的电路,而且...
发表于 09-20 20:34 1次 阅读
示波器问题,新手上路只能靠强大的网络

Imagination 公司设计出最先进的低功耗蓝牙 5.2 SoC 产品

Imagination 和 Packetcraft 已经打造了一套完整的解决方案,可轻松集成至系统级....
的头像 lhl545545 发表于 09-20 10:07 166次 阅读
Imagination 公司设计出最先进的低功耗蓝牙 5.2 SoC 产品

技术创新与生态建设并重,英特尔FPGA西部创新中心释放新动能

现在是全面计算创新的时代,需要各种各样的架构创新推动计算往前发展。英特尔FPGA和eASIC产品以及....
的头像 牵手一起梦 发表于 09-19 14:25 368次 阅读
技术创新与生态建设并重,英特尔FPGA西部创新中心释放新动能

基于CYCLONE II经济型FPGA实现编码器/解码器的设计

WTB的有效帧格式包括帧头、HDLC帧数据格式、终止分界符。其中HDLC帧数据格式与ISO3309中....
发表于 09-18 20:25 78次 阅读
基于CYCLONE II经济型FPGA实现编码器/解码器的设计

FPGA的开发实用教程资料总结

可编程逻辑器件( Programmable Logic Device ,PLD)起源于20 世纪70....
发表于 09-18 15:57 40次 阅读
FPGA的开发实用教程资料总结

使用高速SPI Nor Flash的FPGA配置

NOR闪存广泛用作FPGA的配置设备。FPGA在工业和通信及汽车ADAS应用中的使用取决于NOR Flash的低延迟和高数据吞...
发表于 09-18 15:18 0次 阅读
使用高速SPI Nor Flash的FPGA配置

DONT_TOUCH约束

        对设计中的信号施加DONT_TOUCH约束,可以避免这些信号在综合编译过程中被优化...
发表于 09-18 14:24 303次 阅读
DONT_TOUCH约束

学FPGA必备,FPGA设计的8大重要知识点。

1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量,对于FPGA可以用消耗的FF(触发器...
发表于 09-18 10:32 0次 阅读
学FPGA必备,FPGA设计的8大重要知识点。

pdf版,基于FPGA的多通道串行A/D转换器的控制器设计.

发表于 09-18 10:25 0次 阅读
pdf版,基于FPGA的多通道串行A/D转换器的控制器设计.

基于FPGA的多路光纤数据同步技术.pdf

发表于 09-18 10:16 0次 阅读
基于FPGA的多路光纤数据同步技术.pdf

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介 基于Xilinx Kintex-7系列FPGA处理器;FPGA芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T...
发表于 09-18 09:57 0次 阅读
SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

ZCU106开发板的用户指南免费下载

ZCU106是一款基于ZU7EV硅部件和封装在16 nm FinFET Zynq UltraScal....
发表于 09-18 08:00 29次 阅读
ZCU106开发板的用户指南免费下载

基于低成本FPGA或CPLD实现家电节能电机控制系统的设计

电能的高效率应用能够使家用电器成本降低并保护环境。绝大多数的家用电器,如电冰箱、洗衣机、烘干机、洗碗....
发表于 09-17 21:02 238次 阅读
基于低成本FPGA或CPLD实现家电节能电机控制系统的设计

足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

FPGA 设计是有章可循的,如果用的是 Xilinx 的 FPGA,这个章就是 UG949。最新版的....
的头像 FPGA开发圈 发表于 09-17 18:12 245次 阅读
足足306页Xilinx FPGA ,对于如此之多的内容该如何消化吸收呢?

基于FPGA的低压差正压可调稳压器应用电路设计

LDO(低压差线性稳压器),FPGA需要3.3V、2.5V和1.2V,可选用凌力尔特LINEAR:L....
发表于 09-17 16:26 200次 阅读
基于FPGA的低压差正压可调稳压器应用电路设计

现场可编程门阵列在广播视频系统中的应用分析

视频资源的丰富。与以前只有在特别的演播室制作和重大事件的报道相比,现在可在每个社区和商家制作。视频资....
发表于 09-17 15:16 38次 阅读
现场可编程门阵列在广播视频系统中的应用分析

使用Quartus II编程CPLD和FPGA设备的教程说明

Quartus II软件为使用Altera?FPGA和CPLD设备进行设计的系统设计师提供了一个完整....
发表于 09-17 14:41 23次 阅读
使用Quartus II编程CPLD和FPGA设备的教程说明

FPGA设计的基本流程和规范与验证方法详细说明

设计的整体视划设计规模的初步估计,大致应该选择哪一层次的设计时序的宏观规划频率和时钟结构;可能的关键....
发表于 09-17 14:40 30次 阅读
FPGA设计的基本流程和规范与验证方法详细说明

FPGA内部结构的详细介绍

本文主要以Xilinx Virtex Ⅱ系列为例,对FPGA 内部结构作简要介绍,其内容主要来自Xi....
发表于 09-17 14:40 41次 阅读
FPGA内部结构的详细介绍

Microchip发布业界首款基于RISC-V指令集架构的SoC FPGA开发工具包

免费和开源的 RISC-V 指令集架构(ISA)的应用日益普遍,推动了经济、标准化开发平台的需求,该....
发表于 09-17 12:56 460次 阅读
Microchip发布业界首款基于RISC-V指令集架构的SoC FPGA开发工具包

今天咋们来谈谈,什么是FPGA?为什么要使用它?

                    最近几年,FPGA这个概念越来...
发表于 09-17 11:03 101次 阅读
今天咋们来谈谈,什么是FPGA?为什么要使用它?

Pico示波器2204A的性能特点及应用解决方案分析

在这里主要介绍Pico的2204A示波器,它的费用非常低。2204A只有10MHz的带宽,这个看起来....
发表于 09-17 09:09 120次 阅读
Pico示波器2204A的性能特点及应用解决方案分析

基于Altera Cyclone系列FPGA器件实现开发板的方案设计

可以断定FPGA在结构、密度、功能、速度和灵活性方面将得到进一步的发展。随着工艺和结构的改进,FPG....
发表于 09-16 20:44 86次 阅读
基于Altera Cyclone系列FPGA器件实现开发板的方案设计

基于CPLD/FPGA器件实现主从式下载开发系统的应用方案

当前在EDA领域,只要具备台式或笔记本电脑并装有工具软件,就可以方便地对可编程ASIC(CPLD/F....
发表于 09-16 20:17 78次 阅读
基于CPLD/FPGA器件实现主从式下载开发系统的应用方案

使用FPGA设计流水线的资料和程序详细概述

流水线设计是用于提高所设计系统运行速度的一种有效的方法。为了保障数据的快速传输,必须使系统运行在尽可....
发表于 09-16 17:49 25次 阅读
使用FPGA设计流水线的资料和程序详细概述

FPGA 和 ASIC 到底谁会取代谁?

FPGA要取代ASIC了,这是FPGA厂商喊了十多年的口号。可是,FPGA地盘占了不少,ASIC也依....
的头像 inr999 发表于 09-16 14:47 112次 阅读
FPGA 和 ASIC 到底谁会取代谁?

FPGA电源设计的铁氧体磁珠应用笔记

磁珠这玩意虽好,但也不能贪杯哟,硬件菌在决定服用磁珠之前,老wu建议先看看下这份 Altera 公司....
发表于 09-16 12:38 139次 阅读
FPGA电源设计的铁氧体磁珠应用笔记

基于处理器实现USB 0TG控制器芯片的IP核应用设计

OTGl.Oa补充规范对USB2.O进行的最重要扩展是其更具节能性、电源管理,并允许设备以主机和外设....
发表于 09-15 17:32 87次 阅读
基于处理器实现USB 0TG控制器芯片的IP核应用设计

基于DSP芯片ADSP-TS201S的X2V1000实现高速主机接口的应用设计

不同于以往简单地使用一个CPLD进行粘合逻辑设计,本文提出了一种基于双状态机+Cache,预存预取的....
发表于 09-15 10:47 150次 阅读
基于DSP芯片ADSP-TS201S的X2V1000实现高速主机接口的应用设计

FPGA与ADC数字数据输出接口的协议及标准

场可编程门阵列(FPGA)与模数转换器(ADC)输出的接口是一项常见的工程设计挑战。本文简要介绍各种....
的头像 玩转单片机 发表于 09-15 10:29 238次 阅读
FPGA与ADC数字数据输出接口的协议及标准

如何使用FPGA和分布式算法实现FIR低通滤波器的设计

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘加结构相比,具有并行处理的高....
发表于 09-14 17:49 89次 阅读
如何使用FPGA和分布式算法实现FIR低通滤波器的设计

电源转换芯片电路设计及上电顺序设计

作为一个硬件设计的小菜鸟,在画项目电源设计部分的原理图时,遇到许多问题,现在对遇到的问题和解决心得做....
发表于 09-14 17:22 111次 阅读
电源转换芯片电路设计及上电顺序设计

使用电源控制器实现电源排序的电路设计

ASIC、FPGA和DSP可能需要多个电源电压,而这些电源电压的启动顺序有种种限制。通常电压值最高的....
的头像 39度创意研究所 发表于 09-14 15:32 571次 阅读
使用电源控制器实现电源排序的电路设计

采用内部或者嵌入式逻辑分析仪推动FPGA调试技术改变

进行硬件设计的功能调试时,FPGA的再编程能力是关键的优点。CPLD和FPGA早期使用时,如果发现设....
发表于 09-14 15:08 66次 阅读
采用内部或者嵌入式逻辑分析仪推动FPGA调试技术改变

基于C6000系列DSP和Spartan一3系列FPGA实现可重构并行计算系统的设计

随着多媒体图像处理应用的迅速发展,体积小、重量轻、结构灵活、处理能力强的嵌入式数字图像处理系统在工业....
发表于 09-14 12:48 253次 阅读
基于C6000系列DSP和Spartan一3系列FPGA实现可重构并行计算系统的设计

基于可编程逻辑器件实现汽车微控制器的方案设计

微控制器在汽车和消费类市场上得到了广泛应用,能够以相对较低的成本实现系统高度集成。然而,这类产品也有....
发表于 09-14 12:01 76次 阅读
基于可编程逻辑器件实现汽车微控制器的方案设计

Nirkin提出单编码器 - 多解码器网络架构和算法对换脸质量的影响

近日迪士尼在欧洲图形学会透视研讨会(EGSR)上发表研究,展示了首个百万像素逼真换脸技术。
的头像 lhl545545 发表于 09-14 10:49 120次 阅读
Nirkin提出单编码器 - 多解码器网络架构和算法对换脸质量的影响

复杂情况下的PCB设计解决方案

日前,Mentor Graphics公司对其PCB设计解决方案进行整合,发布了全新版本Xpediti....
的头像 PCB线路板打样 发表于 09-14 10:14 271次 阅读
复杂情况下的PCB设计解决方案

同步复位和异步复位的优缺点和对比说明

同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复....
发表于 09-14 08:00 33次 阅读
同步复位和异步复位的优缺点和对比说明

基于FPGA的微型红外热电堆探测器空间应用研究

本文研究的红外热电堆探测器属于热探测器,其工作原理是基于塞贝克效应。两种具有不同逸出功的电导体或半导....
的头像 MEMS 发表于 09-13 09:29 205次 阅读
基于FPGA的微型红外热电堆探测器空间应用研究

利用C/C++语言实现大规模可编程逻辑器件的应用设计

可编程逻辑器件的设计方法经历了布尔等式,原理图输入,硬件描语言这样一个发展过程。随着设计的日益复杂和....
发表于 09-11 18:41 195次 阅读
利用C/C++语言实现大规模可编程逻辑器件的应用设计

如何在VHDL中解决综合工具使用转化问题

VHDL是一种硬件描述语言,于1983年被IEEE制定为国际标准IEEE1076。近年来国内引进和出....
的头像 电子设计 发表于 09-11 18:03 226次 阅读
如何在VHDL中解决综合工具使用转化问题

TI的WEBENCH电源和放大器设计改善滤波器设计

“ 日前,TI为WEBENCH又加入了新功能。其中包括电源架构新特性、全新放大器设计工具以及改善的滤....
发表于 09-11 16:12 62次 阅读
TI的WEBENCH电源和放大器设计改善滤波器设计

使用FPGA实现串口通信实验的详细资料说明

先看一下发送数据:串行线缆的两端事先约定好串行传输的参数(传输速度、传输格式等),之后进行传输,①当....
发表于 09-11 16:12 53次 阅读
使用FPGA实现串口通信实验的详细资料说明

用于 de-chirp操作FPGA实现的总体设计

在2004年,杨百翰大学的地球微波遥感实验室(MERS)开发了microSAR,展示了一种小型低成本....
的头像 inr999 发表于 09-11 10:42 232次 阅读
用于 de-chirp操作FPGA实现的总体设计

视频监控体系由什么构成

典型的视频监控体系首要有前端设备、传输设备和后端设备这三大有些,其间后端设备可进一步分为基地操控设备....
的头像 电子魔法师 发表于 09-11 09:54 134次 阅读
视频监控体系由什么构成

一款最小巧的、功能强大、为电赛而生的FPGA核心模块!

最小巧的FPGA核心模块,为电赛而生,但用途广泛、灵活! 来源:电子森林 今天给大家推荐一款最小巧的....
的头像 inr999 发表于 09-11 09:44 236次 阅读
一款最小巧的、功能强大、为电赛而生的FPGA核心模块!

FPGA系统中电源纹波调试方案

这里重点考虑DC-DC外围元件的参数选择不合理。首先从功率电感入手,将其由10uH加大到15uH,再....
发表于 09-10 17:20 215次 阅读
FPGA系统中电源纹波调试方案

学习FPGA经常会碰到那些误区

我常年担任多个有关 FPGA 学习研讨的 QQ 群管理员,长期以来很多新入群的菜鸟们总是在重复的问一....
发表于 09-10 17:16 49次 阅读
学习FPGA经常会碰到那些误区

基于FPGA的步进电机控制实现

正常情况下,步进电机转过的总角度和输入的脉冲数成正比;连续输入一定频率的脉冲时,电动机的转速与输入脉....
的头像 西西 发表于 09-10 16:34 659次 阅读
基于FPGA的步进电机控制实现

英特尔推出了Stratix 10 NX FPGA着眼于AI模型训练和推理

VMware使用Xilinx Alveo U250加速卡进行测试,通过Docker容器提供了机器学习....
的头像 倩倩 发表于 09-10 16:32 721次 阅读
英特尔推出了Stratix 10 NX FPGA着眼于AI模型训练和推理

xilinx Virtex-4 FPGA器件LX60/SX35

xilinx公司推出的两种新Virtex-4 FPGA器件LX60和SX35.LX60是逻辑最佳LX....
发表于 09-10 08:47 370次 阅读
xilinx Virtex-4 FPGA器件LX60/SX35

MC74HC238A 1-of-8解码器/解复用器

238A的引脚排列与LS238完全相同。器件输入与标准CMOS输出兼容;通过上拉电阻,它们与LSTTL输出兼容。 HC238A将三位地址解码为八个有效高电平输出之一。该器件具有三个片选输入,两个低电平有效和一个高电平有效,便于解复用,级联和芯片选择功能。通过使用地址输入来选择所需的设备输出来完成解复用功能。其中一个芯片选择用作数据输入,而其他芯片选择保持其有效状态。 特性 输出驱动能力:10 LSTTL负载 直接输出到CMOS,NMOS和TTL接口 工作电压范围:2.0至6.0 V 低输入电流:1.0μA CMOS器件的高抗噪性能 符合JEDEC定义的​​要求标准编号7A 芯片复杂度:100个FET或29个等效门 这些是无铅设备 应用 工业 电路图、引脚图和封装图...
发表于 04-18 22:00 79次 阅读
MC74HC238A 1-of-8解码器/解复用器

MC14555B 双二进制到1/4解码器/多路解复用器

信息 MC14555B和MC14556B由互补MOS(CMOS)增强模式器件构成。每个解码器/解复用器有两个选择输入(A和B),一个低电平有效输入(E)和四个互斥输出(Q0,Q1,Q2,Q3)。 MC14555B使所选输出进入“高”状态,MC14556B使所选输出进入“低”状态。通过使用其他MC14555B或MC14556B器件,可以实现扩展解码,如二进制到十六进制(16进制)等。应用包括代码转换,地址解码,存储器选择控制和解复用(使用在数字数据传输系统中启用输入作为数据输入。 所有输入上的二极管保护 高电平有效或低电平有效输出 可扩展 电源电压范围= 3.0 Vdc至18 Vdc 所有缓冲输出 能够在额定温度下驱动两个低功耗TTL负载或一个低功耗肖特基TTL负载范围 无铅封装可用 电路图、引脚图和封装图...
发表于 04-18 21:56 128次 阅读
MC14555B 双二进制到1/4解码器/多路解复用器

MC14556B 双二进制到1/4解码器/多路解复用器

5B和MC14556B由互补MOS(CMOS)增强模式器件构成。每个解码器/解复用器有两个选择输入(A和B),一个低电平有效输入(E)和四个互斥输出(Q0,Q1,Q2,Q3)。 MC14555B使所选输出进入“高”状态,MC14556B使所选输出进入“低”状态。通过使用其他MC14555B或MC14556B器件,可以实现扩展解码,例如二进制到十六进制(16进制)等。 应用程序包括代码转换,地址解码,存储器选择控制和在数字数据传输系统中解复用(使用启用输入作为数据输入)。 特性 所有输入的二极管保护 高效或低有效输出 可扩展 电源电压范围= 3.0 Vdc至18 Vdc 所有缓冲输出 能力在额定温度范围内驱动两个低功率TTL负载或一个低功耗肖特基TTL负载 Pb - 免费套餐可用 电路图、引脚图和封装图...
发表于 04-18 21:56 58次 阅读
MC14556B 双二进制到1/4解码器/多路解复用器

MC14511B BCD至7段锁存器/解码器/驱动器

1B BCD至7段锁存器/解码器/驱动器采用单片结构的互补MOS(CMOS)增强型器件和NPN双极性输出驱动器构成。该电路提供4位存储锁存器,8421 BCD至7段解码器和输出驱动能力。灯测试(LTbar),消隐(BIbar)和锁存使能(LE)输入分别用于测试显示,关闭或脉冲调制显示器的亮度,以及存储BCD码。它可以直接或间接地与七段发光二极管(LED),白炽灯,荧光灯,气体放电或液晶读数器一起使用。 应用程序包括仪器(例如,计数器,DVM等)显示驱动程序,计算机/计算器显示驱动程序,驾驶舱显示驱动程序以及各种时钟,手表和计时器用途。 特性 低逻辑电路功耗 高电流源输出(向上)至25毫安) 代码的锁存存储 消隐输入 灯测试规定 读取所有非法输入组合的消隐 灯泡强度调制能力 时间共享(多路复用)设施 电源电压范围= 3.0 V至18 V 能够驱动两个低功耗TTL负载,一个低功耗肖特基TTL Loa d或额定温度范围内的两个HTL负载 芯片复杂度:216个FET或54个等效门 所有输入上的三重二极管保护 这些器件采用无铅封装。此处的规格适用于标准和无铅器件...
发表于 04-18 21:56 227次 阅读
MC14511B BCD至7段锁存器/解码器/驱动器

MC14028B BCD到十进制解码器

8B解码器的构造使得四个输入上的8421 BCD码提供十进制(十分之一)解码输出,而一个3位二进制输入提供一个解码八进制(八分之一)代码输出D强制为逻辑“0”。通过使用其他MC14028B器件,可以实现扩展解码,例如二进制到十六进制(十六分之一)等。该部分对代码转换,地址解码,存储器选择控制,解复用或读出解码很有用。 特性 所有输入上的二极管保护 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 正逻辑设计 所有非法输入组合的低输出 与CD4028B类似。 无铅封装可用 电路图、引脚图和封装图...
发表于 04-18 21:55 57次 阅读
MC14028B BCD到十进制解码器

NC7SZ19 TinyLogic UHS 1:2解码器/解复用器

9是一款带共用输出使能的1:2解码器。该器件采用先进的CMOS技术制造,实现了超高速度和高输出驱动,同时能在很宽的V CC 工作范围内保持较低的静态功耗。该器件额定工作范围为1.65V至5.5VV CC 。当V CC 为0V时,输出和输出处于高阻抗状态。输入容差电压最高可达5.5 V,且与VCC工作范围无关。 特性 节省空间的SC70 6引线表面贴装封装 超小型MicroPak™无引线封装 超高速:V CC = 5V时,50pF内的t PD = 2.7 ns(典型值) 宽V CC 工作范围:1.65V到5.5V 掉电高阻抗输入/输出 耐过压输入促进5V至3V的转换 专利噪声/电磁干扰(EMI)消减电路已实施 应用 此产品是一般用途,适用于许多不同的应用。 电路图、引脚图和封装图...
发表于 04-18 21:24 49次 阅读
NC7SZ19 TinyLogic UHS 1:2解码器/解复用器

NC7SV19 TinyLogic ULP-A 1:2解码器/解复用器

9是一款1:2解码器/解复用器,属于飞兆TinyLogic®中的超低功耗A(ULP-A)系列.ULP-A是要求极高速度,高驱动和低功耗的应用的理想选择。此产品设计用于宽低电压工作范围(0.9V到3.6V的V CC ),适合驱动和速度要求高于TinyLogic ULP系列的应用,但NC7SV19专为优化功耗和速度而设计,采用先进的CMOS技术制造,在实现高速运行的同时最佳的低功耗运行特点。 特性 0.9V至3.6VV CC 电源操作范围 V CC 为0.9 V至3.6 V时,耐过压I / O为3.6 V 极高速度t PD 1.5 ns(典型值),2.7V到3.6VV CC 2.0 ns(典型值),2.3V到2.7VV CC 3.0 ns(典型值),1.65V到1.95VV CC 4.0 ns(典型值),1.4V至1.6VV CC 8.0 ns(典型值),1.1V至1.3VV CC 16.0 ns(典型值),0.9 VV CC 断电高阻抗输入和输出 高静态驱动(I OH / I OL )±24 mA @ 3.00VV CC ±18 mA @ 2.30VV CC ±6 mA @ 1.65VV CC ±4 mA @ 1.4VV CC ±2 mA @ 1.1VV CC ±0.1 mA @ 0.9VV CC 使用专有Quiet Series™噪声/电磁干扰...
发表于 04-18 21:23 28次 阅读
NC7SV19 TinyLogic ULP-A 1:2解码器/解复用器

NC7SP19 TinyLogic ULP 1:2解码器/解复用器

9是一款单通道1:2解码器/解复用器,属于飞兆TinyLogic®中的超低功耗(ULP)系列。适用于电池使用寿命至关重要的应用,此产品专为0.9V至3.6VV CC 的V CC 工作范围内的超低功耗而设计。内部电路由最小量的反相器层级组成(包括输出缓冲NC7SP19(适合于较低的驱动需求)设计独特,可优化功率和速度,而且是采用先进的CMOS技术制造,以实现同低最佳的高速操作,同时保持极低的CMOS功耗。 特性 0.9V至3.6VV CC 电源操作范围 V CC 为0.9 V至3.6 V时,耐过压I / O为3.6 V t PD 3.0 ns(典型值),3.0 V至3.6 VV CC 4.0 ns(典型值),2.3 V至2.7 VV CC 5 .0 ns(典型值),1.65 V至1.95 VV CC 7.0 ns(典型值),1.40 V至1.60 VV CC 11.0 ns(典型值),1.10 V至1.30 VV CC 30.0 ns(典型值),0.90VV CC 断电高阻抗输入和输出 静态驱动(I OH / I OL )3.00VV CC 时±2.6 mA,2.30VV CC 时,±2.1 mA,1.65VV CC 时±1.5 mA,1.40VV CC ±1.0 mA,1.10VV CC 时±0.5 mA,0.9VV CC 时±20μA...
发表于 04-18 21:15 45次 阅读
NC7SP19 TinyLogic ULP 1:2解码器/解复用器

74VHCT138A 3:8解码器/解复用器

8A是采用硅栅极CMOS技术制造的先进的高速CMOS 3:8解码器。它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。当设备启动后,3个二进制位的选择输入(A 0 ,A 1 和A 2 )决定哪一个输出(O# 0 -O# 7 )将转为低电平。当使能输入E 3 保持低电平或者E# 1 或E# 2 保持高电平时,解码功能被禁用且所有输出转为高电平。提供E 3 ,E# 1 和E# 2 输入以简化串联连接和作为存储器系统的一个地址解码器。保护电路确保不管电源电压如何,0V至7V可施加到输入引脚,输出引脚V CC = 0V。这些电路可防止器件由于电源和输入/输出电压不匹配而受损。此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。 特性 高速:V CC = 5V时,t PD = 7.6 ns(典型值) 低功耗:T A = 25°C时,I CC =2μA(最大值) 所有输入和输出上都提供掉电保护 引脚和功能与74HCT138兼容 应用 此产品是一般用途,适用于许多不同的应用。 电路图、引脚图和封装图...
发表于 04-18 19:49 75次 阅读
74VHCT138A 3:8解码器/解复用器

74VHC138 3:8解码器/解复用器

是采用硅栅极CMOS技术制造的先进的高速CMOS 3输入“或非”门。它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。当设备启动后,3个二进制位的选择输入(A 0 ,A 1 和A 2 )决定哪一个输出(O # 0 -O# 7 )将转为低电平。当使能输入E 3 保持低电平或者E# 1 或E# 2 保持高电平时,解码功能被禁用且所有输出转为高电平。提供E 3 ,E# 1 和E# 2 输入以简化串联连接和作为存储器系统的一个地址解码器。输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。此器件可用此连接电压和电压系;“> 特性 高速:T A = 25°C时,t PD = 5.7 ns(典型值) 低功耗:T A = 25°C时,我 CC =2μA(最大值) 高抗噪能力:V NIH = V NIL = 28%V CC (最小值) 所有输入上都提供掉电保护 引脚和功能与74HC138兼容 应用 此产品是一般用途,适用于许多不同的应用。 电路图、引脚图和封装图...
发表于 04-18 19:47 99次 阅读
74VHC138 3:8解码器/解复用器

74VHC139 双通道2:4解码器/解复用器

是采用硅栅极CMOS技术制造的先进的高速CMOS双通道2:4解码器/解多路复用器。它实现了与等效双极型肖特基TTL相似的高速运行,同时保持了CMOS低功耗。有源低电平使能输入能用于门控或用作解多路复用器的数据输入。当使能输入保持为高电平时,所有四个输出均固定为高电平,与其他输入无关。输入保护电路确保0V至7V可应用于输入引脚,无需考虑电源电压。此器件可用于连接5V至3V系统和两个电源系统(例如备用电池)。电路可防止器件因电源和输入电压不匹配而受损。 特性 高速:T A = 25°C时, t PD = 5.0 ns(典型值) 低功耗:T A = 25°C时,I CC =2μA(最大值) 高抗能力:V NIH = V NIL = 28%V CC (最小值) 所有输入上都提供掉电保护 引脚和功能与74HC139兼容 应用 本产品是一般用途,适用于许多不同的应用。 电路图、引脚图和封装图...
发表于 04-18 19:47 114次 阅读
74VHC139 双通道2:4解码器/解复用器

74LVX138 低压1:8解码器/解复用器

是一款高速1:8解码器/解复用器。此器件特别适合高速双极存储器芯片选择地址解码。只需使用三个LVX138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个LVX138器件和一个反相器并行扩展至1:32解码器。 特性 输入电平从5V转换为3V 非常适合低功率/低噪声3.3V应用 保证同步开关噪声电平和动态阈值性能 应用 此产品是一般用途,适用于许多人不同的应用程序。 电路图、引脚图和封装图...
发表于 04-18 19:46 121次 阅读
74LVX138 低压1:8解码器/解复用器

74LCX138 低电压1:8解码器/解复用器 5V容许输入电压

是一款高速1:8解码器/解复用器。此器件特别适合高速存储器芯片选择地址解码。只需使用三个LCX138器件,通过多路输入使能就能并行扩展至1 :24解码器,或使用四个LCX138器件和一个反相器并行扩展至1:32解码器.74LCX138采用先进的CMOS技术制造,以在实现高速运行的同时保持CMOS低功耗。 特性 5V容许输入电压 提供2.3V到3.6VV CC 规格 6.0 ns t PD 最大值(V CC = 3.3V),10μAII CC 最大值 掉电高阻抗输入和输出 ±24 mA输出驱动(V CC = 3.0V) 实施专利噪声/电磁干扰(EMI)消减电路 闩锁性能超过500毫安 静电放电(ESD)性能:人体模型> 2000V机械模型> 200V 无铅DQFN包 应用 此产品是一般用途,适用于许多人不同的应用程序。 电路图、引脚图和封装图...
发表于 04-18 19:35 130次 阅读
74LCX138 低电压1:8解码器/解复用器 5V容许输入电压

74ACT139 1:4解码器/解复用器

CT139是一款高速双通道1:4解码器/解复用器。该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。每半个AC / ACT139可用作函数生成器,提供两个变量的全部四个小项。 特性 我 CC 降低了50% 多功能能力 两个完全独立的1 :4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入 应用 此产品是一般用途,适用适用于许多不同的应用程序。 电路图、引脚图和封装图...
发表于 04-18 19:19 83次 阅读
74ACT139 1:4解码器/解复用器

74ACT138 1:8解码器/解复用器

CT138是一款高速1:8解码器/解复用器。此器件特别适合高速双极存储器芯片选择地址解码。只需使用三个AC / ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC / ACT138器件和一个反相器并行扩展至1:32解码器。 特性 我 CC 降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入 应用 该产品是一般用途,适用于许多不同的应用。 电路图、引脚图和封装图...
发表于 04-18 19:18 84次 阅读
74ACT138 1:8解码器/解复用器

74AC138 8解码器/解复用器

信息AC/ACT138是一款高速1:8解码器/解复用器。 此器件特别适合高速双极存储器芯片选择地址解码。 只需使用三个AC/ACT138器件,通过多路输入使能就能并行扩展至1:24解码器,或使用四个AC/ACT138器件和一个反相器并行扩展至1:32解码器。 I降低了50% 解复用能力 多路输入使能,实现轻松扩展 低电平有互斥输出 24 mA输出源电流/灌电流 ACT138具有TTL兼容输入
发表于 04-18 19:16 218次 阅读
74AC138 8解码器/解复用器

74AC139 4解码器/解复用器

信息AC/ACT139是一款高速双通道1:4解码器/解复用器。 该器件包含两个独立解码器,每个解码器接受两个输入,提供四个有互斥低电平有效输出。 每个解码器包含一个低电平有效使能输入,可用作4输出解复用器的数据输入。 每半个AC/ACT139可用作函数生成器,提供两个变量的全部四个小项。 I降低了50% 多功能能力 两个完全独立的1:4解码器 低电平有互斥输出 24 mA输出源电流/灌电流 ACT139具有TTL兼容输入...
发表于 04-18 19:15 174次 阅读
74AC139 4解码器/解复用器

MC14543B 用于液晶的BCD至7段锁存器/解码器/驱动器

3B BCD至7段锁存器/解码器/驱动器设计用于液晶读出,采用互补MOS(CMOS)增强模式器件构建。该电路提供4位存储锁存器和8421 BCD至7段解码器和驱动器的功能。该器件能够反转输出组合的逻辑电平。相位(Ph),消隐(BI)和锁存禁用(LD)输入分别用于反转真值表相位,使显示空白并存储BCD码。对于液晶(LC)读数,方波被施加到电路的Ph输入和显示器的电共用背板。电路的输出直接连接到LC读出的段。对于其他类型的读数,如发光二极管(LED),白炽灯,气体放电和荧光读数,本数据表给出了连接图。 应用程序包括仪器(例如,计数器,DVM等)显示驱动程序,计算机/计算器显示驱动程序,驾驶舱显示驱动程序以及各种时钟,手表和计时器用途。 特性 闩锁存储代码 消隐输入 读取所有非法输入组合的消隐 直接LED(共阳极或阴极)驱动能力 电源电压范围= 3.0 V至18 V 能够驱动两个低功率TTL负载,一个低功耗肖特基TTL负载或两个HTL负载超过额定温度范围 CD4056A的引脚替换(引脚7连接到V SS )。 芯片复杂性:207个FET或52个等效门 无铅封装可用 电路图...
发表于 04-18 18:54 156次 阅读
MC14543B 用于液晶的BCD至7段锁存器/解码器/驱动器

MC14514B 4位透明锁存器/ 4至16线路解码器

信息 MC14514B和MC14515B是具有锁存输入的4至16线路解码器的两个输出选项。 MC14514B(输出有效高电平选项)在所选输出上显示逻辑“1”,而MC14515B(输出有效低电平选项)在所选输出上显示逻辑“0”。锁存器是R-S型触发器,其保持在选通脉冲从“1”到“0”之前呈现的最后输入数据。 4位锁存器/ 4至16线解码器的这些高和低选项由单通道结构中的N通道和P通道增强模式器件构成。锁存器是RS型触发器,数据在选通输入处入射,解码并在输出端呈现时被允许。这些互补电路主要用于低功耗和/或高噪声的解码应用需要免疫力。 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 可提供无铅封装 电路图、引脚图和封装图...
发表于 04-18 18:54 80次 阅读
MC14514B 4位透明锁存器/ 4至16线路解码器

MC14515B 4位透明锁存器/ 4至16线路解码器

4B和MC14515B是4至16线路解码器的两个输出选项,带有锁存输入。 MC14514B(输出有效高电平选项)在所选输出上显示逻辑“1”,而MC14515B(输出有效低电平选项)在所选输出上显示逻辑“0”。锁存器是R-S型触发器,其保持在选通脉冲从“1”到“0”之前呈现的最后输入数据。 4位锁存器/ 4至16线解码器的这些高和低选项由单通道结构中的N通道和P通道增强模式器件构成。锁存器是RS型触发器,数据在选通信号入射时被接纳,解码并在输出端呈现。 这些互补电路主要用于解码低功耗和/的应用或者需要高抗噪性。 特性 电源电压范围= 3.0 Vdc至18 Vdc 能够在额定温度范围内驱动两个低功率TTL负载或一个低功率肖特基TTL负载 无铅封装可用 电路图、引脚图和封装图...
发表于 04-18 18:54 61次 阅读
MC14515B 4位透明锁存器/ 4至16线路解码器