侵权投诉

FPGA设计中解决跨时钟域的三大方案

39度创意研究所 2020-11-21 11:13 次阅读

时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者的必修课。如果是还是在校的学生,跨时钟域处理也是面试中经常常被问到的一个问题。

在本篇文章中,主要介绍3种跨时钟域处理的方法,这3种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的跨时钟域处理,学会这3招之后,对于FPGA相关的跨时钟域数据处理便可以手到擒来。

本文介绍的3种方法跨时钟域处理方法如下:
1. 打两拍;"
2. 异步双口RAM;"
3. 格雷码转换;"

第一种方法:打两拍

大家很清楚,处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。

打两拍的方式,其实说白了,就是定义两级寄存器,对输入的数据进行延拍。如下图所示。

 

 

先简单说下两级寄存器的原理:两级寄存是一级寄存的平方,两级并不能完全消除亚稳态危害,但是提高了可靠性减少其发生概率。总的来讲,就是一级概率很大,三级改善不大。

这样说可能还是有很多人不够完全理解,那么请看下面的时序示意图:

 

 

data是时钟域1的数据,需要传到时钟域2(clk)进行处理,寄存器1和寄存器2使用的时钟都为clk。假设在clk的上升沿正好采到data的跳变沿(从0变1的上升沿,实际上的数据跳变不可能是瞬时的,所以有短暂的跳变时间),那这时作为寄存器1的输入到底应该是0还是1呢?这是一个不确定的问题。所以Q1的值也不能确定,但至少可以保证,在clk的下一个上升沿,Q1基本可以满足第二级寄存器的保持时间和建立时间要求,出现亚稳态的概率得到了很大的改善。

如果再加上第三级寄存器,由于第二级寄存器对于亚稳态的处理已经起到了很大的改善作用,第三级寄存器在很大程度上可以说只是对于第二级寄存器的延拍,所以意义是不大的。

第二种方法:异步双口RAM

处理多bit数据的跨时钟域,一般采用异步双口RAM。假设我们现在有一个信号采集平台,ADC芯片提供源同步时钟60MHz,ADC芯片输出的数据在60MHz的时钟上升沿变化,而FPGA内部需要使用100MHz的时钟来处理ADC采集到的数据(多bit)。

在这种类似的场景中,我们便可以使用异步双口RAM来做跨时钟域处理。先利用ADC芯片提供的60MHz时钟将ADC输出的数据写入异步双口RAM,然后使用100MHz的时钟从RAM中读出。

对于使用异步双口RAM来处理多bit数据的跨时钟域,相信大家还是可以理解的。当然,在能使用异步双口RAM来处理跨时钟域的场景中,也可以使用异步FIFO来达到同样的目的。

第三种方法:格雷码转换

对于第三种方法,Kevin在大学里边从没接触过,也是在工作中才接触到。

我们依然继续使用介绍第二种方法中用到的ADC例子,将ADC采样的数据写入RAM时,需要产生RAM的写地址,但我们读出RAM中的数据时,肯定不是一上电就直接读取,而是要等RAM中有ADC的数据之后才去读RAM。这就需要100MHz的时钟对RAM的写地址进行判断,当写地址大于某个值之后再去读取RAM。

在这个场景中,其实很多人都是使用直接用100MHz的时钟于RAM的写地址进行打两拍的方式,但RAM的写地址属于多bit,如果单纯只是打两拍,那不一定能确保写地址数据的每一个bit在100MHz的时钟域变化都是同步的,肯定有一个先后顺序。如果在低速的环境中不一定会出错,在高速的环境下就不一定能保证了。所以更为妥当的一种处理方法就是使用格雷码转换。

对于格雷码,相邻的两个数间只有一个bit是不一样的(格雷码,在本文中不作详细介绍),如果先将RAM的写地址转为格雷码,然后再将写地址的格雷码进行打两拍,之后再在RAM的读时钟域将格雷码恢复成10进制。这种处理就相当于对单bit数据的跨时钟域处理了。

对于格雷码与十进制互换的代码,仅提供给大家作参考:

代码使用的是函数的形式,方便调用,op表示编码或者译码,WADDRWIDTH和RADDRWIDTH表示位宽。

编辑:hfy


收藏 人收藏
分享:

评论

相关推荐

μModule精密数据采集ADAQ4003的功能特点及应用范围

ADAQ4003 是一款 μModule® 精密数据采集 (DAQ)、信号链解决方案,可将组件选择、....
发表于 11-30 11:16 26次 阅读
μModule精密数据采集ADAQ4003的功能特点及应用范围

采用FPGA芯片EPM7032和VHDL语言实现自动交通系统的应用方案

随着微电子技术的迅猛发展,可编程逻辑器件从20世纪70年代发展至今,其结构、工艺、集成度、功能、速度....
发表于 11-30 10:10 40次 阅读
采用FPGA芯片EPM7032和VHDL语言实现自动交通系统的应用方案

学习51单片机心得体会

当程序调试不如人意的时候,静下心来好好查资料,51单片机最大的好处就是网上资料非常多,你遇到的问题别....
的头像 multisim 发表于 11-30 10:00 36次 阅读
学习51单片机心得体会

隔离式ADC ADE12021的特点及应用范围

ADE12021是一款双通道可配置隔离式数字输入监控解决方案,适用于能源输送和分配应用。ADE120....
发表于 11-28 11:30 86次 阅读
隔离式ADC ADE12021的特点及应用范围

CMOS同步图形存储器IS42G32256的功能特点及典型应用分析

半导体存储器是计算机系统的重要组成部分,随着计算机技术的迅速发展,CPU的速度越来越高,以往采用的普....
的头像 电子设计 发表于 11-28 10:26 347次 阅读
CMOS同步图形存储器IS42G32256的功能特点及典型应用分析

FPGA基础篇:Verilog基础语法

可综合模块最终生成的bit文件会烧录进芯片运行,而仿真模块编译过后是在仿真软件(例如modelsim....
发表于 11-27 14:27 200次 阅读
FPGA基础篇:Verilog基础语法

翠展微电子推出可编程超低功耗热释电信号调理芯片M8601

  可广泛应用于具有防误报功能的红外摄像机、无线人体入侵监控、高端智能楼宇及家居   2020....
发表于 11-27 12:20 312次 阅读
翠展微电子推出可编程超低功耗热释电信号调理芯片M8601

DSP的经典复习题库合集

本文档的主要内容详细介绍的是DSP的经典复习题库合集。
发表于 11-26 17:01 57次 阅读
DSP的经典复习题库合集

AMD如何用牺牲性能来换取电池续航时间?

不知道大家在使用笔记本电脑时是否注意过,插电和不插电的情况下,笔记本性能的反应是不是不一样。比如在插....
的头像 lhl545545 发表于 11-26 09:08 423次 阅读
AMD如何用牺牲性能来换取电池续航时间?

请问当ISR发生前SFRS寄存器的值发生变化时,如何避免意外的结果?

当ISR发生前SFRS寄存器的值发生变化时,如何避免意外的结果? ...
发表于 11-26 06:06 0次 阅读
请问当ISR发生前SFRS寄存器的值发生变化时,如何避免意外的结果?

快速简单的FPGA异构计算

发表于 11-25 18:00 40次 阅读
快速简单的FPGA异构计算

各类寄存器的计算及中断代码说明

设置等待时间,到达等待时间之后执行指定的硬件操作。定时器最基本的功能就是定时,比如说定时发送串口数据....
发表于 11-25 11:46 77次 阅读
各类寄存器的计算及中断代码说明

I2C总线设备的使用方法和硬件问题合集

一般情况下, i2c 设备焊接没什么问题,按照设备手册一步步来,基本上就顺风顺水能够用起来。如果这么....
发表于 11-25 11:35 42次 阅读
I2C总线设备的使用方法和硬件问题合集

GPIO是什么?应该如何使用GPIO

字面意思看,GPIO=General Purpose Input Output,通用输入输出。有时候....
发表于 11-25 10:17 76次 阅读
GPIO是什么?应该如何使用GPIO

如何校准DS4830光电微控制器的内部ADC失调

DS4830 光电控制器内部的模 / 数转换器(ADC)失调可随温度和增益设置而变化,但 DS483....
发表于 11-25 09:36 39次 阅读
如何校准DS4830光电微控制器的内部ADC失调

请问程序开发过程中如何确认寄存器的值是否正确?

程序开发过程中如何确认寄存器的值是否正确? ...
发表于 11-24 06:53 0次 阅读
请问程序开发过程中如何确认寄存器的值是否正确?

请问在中断处理程序中操作寄存器时的注意事项有哪些?

在中断处理程序中操作寄存器时的注意事项    ...
发表于 11-23 14:17 0次 阅读
请问在中断处理程序中操作寄存器时的注意事项有哪些?

S7-300间接寻址中的寄存器间接寻址详解

寄存器间接寻址是通过使用CPU内部集成的两个地址寄存器AR1和AR2存储地址指针来实现的寻址方式,使....
的头像 陈翠 发表于 11-20 17:38 253次 阅读
S7-300间接寻址中的寄存器间接寻址详解

开发STM32的四种库

1.我是选择寄存器开发STM32,还是标准外设库呢?2.你有STM32L0标准外设库吗?3.HAL库....
的头像 strongerHuang 发表于 11-20 15:56 365次 阅读
开发STM32的四种库

SAR ADC的模拟信号链和关键规格的详细说明

模数转换器 (ADC) 将模拟世界连接到数字世界,因此是连接到现实世界的任何电子系统的基本部件。它们....
发表于 11-20 15:03 94次 阅读
SAR ADC的模拟信号链和关键规格的详细说明

先看看ARRAY_PARTITION的基本语法

在这里有两个个重要的参数type和factor,其中type有三个可选值,分别为block、cycl....
的头像 Lauren的FPGA 发表于 11-20 10:48 191次 阅读
先看看ARRAY_PARTITION的基本语法

进程和线程定义

线程是CPU调度的最小单位(程序执行流的最小单元),它被包含在进程之中,是进程中的实际运作单元。一条....
的头像 STM32嵌入式开发 发表于 11-20 10:23 236次 阅读
进程和线程定义

STM32的一些基本知识总结

Cortex-M3是一个 32位处理器内核。内部的数据路径是 32位的,寄存器是 32位的,存储器接....
的头像 STM32嵌入式开发 发表于 11-20 09:46 292次 阅读
STM32的一些基本知识总结

电源噪声产生的原因有哪些?电源噪声为什么要重视

芯片内部有成千上万个晶体管,这些晶体管组成内部的门电路、组合逻辑、寄存器、计数器、延迟线、状态机、以....
发表于 11-19 15:11 52次 阅读
电源噪声产生的原因有哪些?电源噪声为什么要重视

请问ATmega168MCU如何控制寄存器SMCR?

ATmega168MCU控制寄存器SMCR
发表于 11-19 06:07 0次 阅读
请问ATmega168MCU如何控制寄存器SMCR?

DSP处理器及应用的复习题资料合集

本文档的主要内容详细介绍的是DSP处理器及应用的复习题资料合集。
发表于 11-18 17:18 76次 阅读
DSP处理器及应用的复习题资料合集

数字输出驱动器:理解关键特性与挑战

摘要 : 本文介绍MAX14912/MAX14913八通道数字输出驱动器的关键特性,及其在工业和楼宇自动化领域的应用。 引言数字输...
发表于 11-18 09:31 340次 阅读
数字输出驱动器:理解关键特性与挑战

51单片机中中断允许寄存器设置问题?

图片中划红线部分所说的“对于本例,由于不需要定时器0中断,因此,此项可不设置,因为默认状态下定时器中断是关闭的”这一段话如...
发表于 11-17 20:22 212次 阅读
51单片机中中断允许寄存器设置问题?

如何全面的了解到STM8存储器和寄存器映射的知识点?

如何STM8存储器映射、I/O端口硬件寄存器映射以及CPU/SWIM/调试模块/中断控制寄存器[table] [/table]...
发表于 11-17 06:49 0次 阅读
如何全面的了解到STM8存储器和寄存器映射的知识点?

16寄存器结构体的详细解析

发表于 11-15 14:59 202次 阅读
16寄存器结构体的详细解析

请问ATmega168通用寄存器的输入/ 输出方案?

ATmega168通用寄存器的输入/ 输出方案
发表于 11-13 07:11 0次 阅读
请问ATmega168通用寄存器的输入/ 输出方案?

基于ADXL1002MEMS加速度计的高线性、低噪声、宽带振动测量解决方案

本文介绍一种基于ADXL1002MEMS加速度计的高线性、低噪声、宽带振动测量解决方案。这种解决方案....
的头像 传感器技术 发表于 11-12 14:47 291次 阅读
基于ADXL1002MEMS加速度计的高线性、低噪声、宽带振动测量解决方案

基于运动控制卡TH0030A-MC和操作系统实现全电动化注塑机的设计

在国内目前的注塑机行业里,使用液压传动的居多。对注塑机进行全电机化是市场新要求,也是必然趋势。采用伺....
的头像 电子设计 发表于 11-12 10:14 422次 阅读
基于运动控制卡TH0030A-MC和操作系统实现全电动化注塑机的设计

精英STM32F103开发板开发指南寄存器版本免费下载

本手册将由浅入深,带领大家学习 STM32F103 的各个功能,为您开启全新的 STM32 之旅。本....
发表于 11-12 08:00 82次 阅读
精英STM32F103开发板开发指南寄存器版本免费下载

一文知道STM8主时钟状态寄存器

STM8主时钟状态寄存器
发表于 11-12 06:03 0次 阅读
一文知道STM8主时钟状态寄存器

AHB Slave Decoder和AHB Slave Interface接口的使用说明

HME-M7它是集成了高级 MCU (Cortex-M3)内核与更高性能 FPGA 资源的智能型芯片....
发表于 11-11 08:00 76次 阅读
AHB Slave Decoder和AHB Slave Interface接口的使用说明

FIQ比IRQ快,为什么快呢?

ARM的FIQ模式提供了更多的banked寄存器,r8到 r14还有SPSR,而IRQ模式就没有那么....
的头像 电子发烧友网工程师 发表于 11-10 17:22 372次 阅读
FIQ比IRQ快,为什么快呢?

PIC单片机CCP模块的比较和捕捉及脉宽调制的应用说明

每个 CCP( 捕捉 / 比较 / 脉宽调制 ) 模块有一个 16 位寄存器,它可以用作 16 位捕....
发表于 11-10 08:00 59次 阅读
PIC单片机CCP模块的比较和捕捉及脉宽调制的应用说明

使用Python Modbus实现RTU通信的资料合集

MODBUS 是MODICON公司最先倡导的一种软的通讯规约,经过大多数公司的实际应用,逐渐被认可,....
发表于 11-09 08:00 63次 阅读
使用Python Modbus实现RTU通信的资料合集

GigE Vision 2.0的使用说明书

GigE Vision 是一种通信介面标準,可用于各种网路拓扑上的视觉软体与视频流设备间的交互。该标....
发表于 11-09 08:00 55次 阅读
GigE Vision 2.0的使用说明书

计数器电路设计中分频电路的作用解析

假设时钟分频是N,则设置一个计数器,计数长度是N(即从0计数到N-1),然后在计数器为计数到(N-1....
发表于 11-06 13:59 389次 阅读
计数器电路设计中分频电路的作用解析

LAN8720A和LAN8720Ai低功耗物理层PHY收发器的数据手册免费下载

LAN8720A/LAN8720Ai是一款低功耗10BASE-T/100BASE-TX物理层(PHY....
发表于 11-06 08:00 60次 阅读
LAN8720A和LAN8720Ai低功耗物理层PHY收发器的数据手册免费下载

CANopen的轻松入门教程免费下载

从 OSI 的 7 层网络模型的角度来看同,CAN(Controller Area Network)....
发表于 11-05 08:00 51次 阅读
CANopen的轻松入门教程免费下载

Vivado的ECO流程

通常在设计网表中,需要在基础上微调逻辑,这样既无需修改代码,也无需重新做综合,在设计调试中可以节省时....
的头像 电子发烧友网工程师 发表于 11-04 10:25 252次 阅读
Vivado的ECO流程

DSP原理及应的复习试题和答案免费下载

1、在C语言和C55x汇编语言的混合程序设计中, C函数的参数和返回值传递到C55x的寄存器中。在函....
发表于 11-03 16:31 47次 阅读
DSP原理及应的复习试题和答案免费下载

使用Verilog HDL设计一个8位ALU的详细资料说明

Verilog HDL是一种硬件描述语言(HDL:Hardware Description Lang....
发表于 11-02 17:30 282次 阅读
使用Verilog HDL设计一个8位ALU的详细资料说明

工信部:将统筹考虑是否取消手机号归属地

对此,工业和信息化部回复表示,移动电话号码归属地是基于归属位置寄存器的网络技术概念,其变更与网络架构....
的头像 通信视界 发表于 11-02 10:52 364次 阅读
工信部:将统筹考虑是否取消手机号归属地

基于Xilinx Spatan3 Starter Board实现液晶驱动程序的设计

MicroBlaze采用功能强大的32位流水线结构,包含32个32位通用寄存器和1个可选的32位移位....
发表于 11-01 11:30 1098次 阅读
基于Xilinx Spatan3 Starter Board实现液晶驱动程序的设计

关于ARM的22个常用概念

如果在片内RAM当中运行代码并且应用程序需要调用中断,那么必须将中断向量重新映射到Flash地址0x....
的头像 multisim 发表于 11-01 10:59 409次 阅读
关于ARM的22个常用概念

NRF24L01单片无线收发器芯片的使用说明

 NRF24L01 芯片,采用GFSK/FSK 数字调制与解调技术。应用于全球的开放频段2400MH....
发表于 10-30 17:29 82次 阅读
NRF24L01单片无线收发器芯片的使用说明

MCS51单片机系统及接口技术的复习题资料合集

本文档的主要内容详细介绍的是MCS51单片机系统及接口技术的复习题资料合集。
发表于 10-30 16:26 83次 阅读
MCS51单片机系统及接口技术的复习题资料合集

浅谈8086CPU的寄存器结构

IP用来存放代码段中的偏移地址,在程序运行过程中,它始终指向下一条要执行的指令的首地址。IP实际上起....
发表于 10-30 12:07 148次 阅读
浅谈8086CPU的寄存器结构

关于ARMv7的知识--了解

Cortex-M3是一个 32位处理器内核。内部的数据路径是 32位的,寄存器是 32位的,存储器接....
的头像 玩转单片机 发表于 10-30 11:34 345次 阅读
关于ARMv7的知识--了解

ARM AMBA总线规范的详细资料说明

基于AMBA的微控制器通常由高性能系统主干总线(AMBA AHB或AMBA ASB)组成,能够维持外....
发表于 10-29 08:00 44次 阅读
ARM AMBA总线规范的详细资料说明

LabVIEW实用工具详解电子书免费下载

作为在一线摸爬滚打几十年的工程师,我们遇到过千千万万具体的问题,这些问题的解决往往具有的通用性,能够....
发表于 10-28 08:00 151次 阅读
LabVIEW实用工具详解电子书免费下载

如何使用Quartus II开发环境和EDA实验箱实现分频器的设计

对于分频系数为 10 的分频器, 本例的输入时钟系统 50M 时钟(clk_50M), 输出为十分频....
发表于 10-28 08:00 193次 阅读
如何使用Quartus II开发环境和EDA实验箱实现分频器的设计

组合逻辑电路和时序逻辑电路的学习课件免费下载

本文档的主要内容详细介绍的是组合逻辑电路和时序逻辑电路的学习课件免费下载包括了:任务一 组合逻辑电路....
发表于 10-27 15:58 64次 阅读
组合逻辑电路和时序逻辑电路的学习课件免费下载

一起体验Vivado 的ECO流程

作者:Hong Han,来源:赛灵思中文社区论坛 有时我们需要在设计网表的基础上微调一下逻辑,这样可....
的头像 FPGA开发圈 发表于 10-26 09:45 455次 阅读
一起体验Vivado 的ECO流程

数字集成系统设计和仿真说明

1、在状态 0,PCOUT 有效,PC 的值 00000001 即刻输出到总线 BUS_A 上,并被....
发表于 10-23 15:02 49次 阅读
数字集成系统设计和仿真说明

编译器的位域和volatile详细介绍

为了后续的讨论更加简单直接,我想重复下很多你们“肯定”注意到了的“废话”:外设是可以跟CPU同时工作....
的头像 Wildesbeast 发表于 10-17 11:56 734次 阅读
编译器的位域和volatile详细介绍

SMV512K32-SP 16MB 防辐射 SRAM

SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线 3.3±0.3VI /O,1.8±0.15V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的< sup> TM 技术和存储器设计。 TID抗扰度&gt; 3e5rad(Si) SER&lt; 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...
发表于 01-08 17:47 237次 阅读
SMV512K32-SP 16MB 防辐射 SRAM

SN74HCT273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85    
发表于 01-08 17:46 190次 阅读
SN74HCT273A 具有清零功能的八路 D 类触发器

SN74HC273A 具有清零功能的八路 D 类触发器

与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85    
发表于 01-08 17:46 271次 阅读
SN74HC273A 具有清零功能的八路 D 类触发器

SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

'ABT16373A是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入端设置的电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16373A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16373A的特点是在-40°C至85°C的温度范围内工作。 ...
发表于 10-11 15:07 128次 阅读
SN74ABT16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

这个10位触发器设计用于1.65 V至3.6 VVCC操作。 < p> SN74ALVCH16820的触发器是边沿触发的D型触发器。在时钟(CLK)输入的正跳变时,器件在Q输出端提供真实数据。 缓冲输出使能(OE)输入可用于将10个输出放入正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \输入不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于将未使用或未驱动的输入保持在有效的逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 数据输入端的总线保持消除了对外部上拉/下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 2000-V人体模型(...
发表于 10-11 14:49 40次 阅读
SN74ALVCH16820 具有双路输出和三态输出的 3.3V 10 位触发器

SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

'ABT16374A是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对低阻抗而设计负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出采用在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ABT16374A的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ABT16374A的特点是在-40°C至85°C的温度范围内工作。 特性 ...
发表于 10-11 11:46 68次 阅读
SN74ABT16374A 具有三态输出的 16 位边沿 D 类触发器

SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

'AHCT16374器件是16位边沿触发D型触发器,具有3态输出,专为驱动高电容或相对较低的电容而设计阻抗负载。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 缓冲输出使能(OE \)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 为了确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 SN54AHCT16374的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74AHCT16374的工作温度范围为-40°C至85°C。   特性 德州仪器WidebusTM家庭成员 EPICTM(...
发表于 10-11 11:32 123次 阅读
SN74AHCT16374 具有三态输出的 16 位边沿 D 类触发器

CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

CY74FCT16374T和CY74FCT162374T是16位D型寄存器,设计用作高速,低功耗总线应用中的缓冲寄存器。通过连接输出使能(OE)和时钟(CLK)输入,这些器件可用作两个独立的8位寄存器或单个16位寄存器。流通式引脚排列和小型收缩包装有助于简化电路板布局。 使用Ioff为部分断电应用完全指定此设备。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。 CY74FCT16374T非常适合驱动高电容负载和低阻抗背板。 CY74FCT162374T具有24 mA平衡输出驱动器,输出端带有限流电阻。这减少了对外部终端电阻的需求,并提供最小的下冲和减少的接地反弹。 CY74FCT162374T非常适合驱动传输线。 特性 Ioff支持部分省电模式操作 边沿速率控制电路用于显着改善的噪声特性 典型的输出偏斜< 250 ps ESD&gt; 2000V TSSOP(19.6密耳间距)和SSOP(25密耳间距)封装 工业温度范围-40°C至+ 85°C VCC= 5V±10% CY74FCT16374T特点: ...
发表于 10-11 11:28 203次 阅读
CY74FCT162374T 具有三态输出的 16 位边沿触发 D 类触发器

SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

这个12位至24位多路复用D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16260用于必须将两个独立数据路径复用到单个数据路径或从单个数据路径解复用的应用中。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许在A到B方向上进行存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存,直到锁存使能输入返回高电平为止。 确保上电或断电期间的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 < p> SN74ALVCH16260的工...
发表于 10-11 11:08 49次 阅读
SN74ALVCH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16374特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟(CLK)输入的正跳变时,触发器的Q输出取数据(D)输入的逻辑电平。 OE \可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65至3.6 V 最大tpd为4.2 ns,3.3 V ±24-mA输出驱动在3.3 V 数据输入...
发表于 10-11 11:06 71次 阅读
SN74ALVCH16374 具有三态输出的 16 位边沿 D 类触发器

SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH16373特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。该器件可用作两个8位锁存器或一个16位锁存器。当锁存使能(LE)输入为高电平时,Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常状态逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 为确保上电或断电期间的高阻态,OE \应连接到VCC通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。 有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。 特性 德州仪器广播公司的成员?系列 工作电压范围为1.65 V至3.6 V 最大tpd3.6 ns,3.3 V ...
发表于 10-11 11:02 100次 阅读
SN74ALVCH16373 具有三态输出的 16 位透明 D 类锁存器

SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

这个16位透明D型锁存器设计用于1.65 V至3.6 VVCC操作。 特性 德州仪器宽带总线系列成员 典型VOLP(输出接地反弹) &lt; 0.8 V,VCC= 3.3 V,TA= 25°C 典型VOHV(输出V < sub> OH Undershoot) &gt; 2 V在VCC= 3.3 V,TA= 25°C Ioff支持实时插入,部分 - 电源关闭模式和后驱动保护 支持混合模式信号操作(具有3.3VVCC的5V输入和输出电压) < li>数据输入端的总线保持消除了对外部上拉或下拉电阻的需求 每个JESD的闩锁性能超过250 mA 17 ESD保护超过JESD 22 < ul> 2000-V人体模型(A114-A) 200-V机型(A115-A) 参数 与其它产品相比 D 类锁存器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) ...
发表于 10-11 11:00 227次 阅读
SN74LVCH16373A 具有三态输出的 16 位透明 D 类锁存器

SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN54ABT16260和SN74ABTH16260是12位至24位多路复用D型锁存器,用于必须复用两条独立数据路径的应用中,或者从单个数据路径中解复用。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。该器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-11 10:51 64次 阅读
SN74ABTH16260 具有三态输出的 12 位至 24 位多路复用 D 类锁存器

SN74ABT162823A 具有三态输出的 18 位总线接口触发器

这些18位总线接口触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ?? ABT162823A器件可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN)\输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,从而锁存输出。将清零(CLR)\输入设为低电平会使Q输出变为低电平而与时钟无关。 缓冲输出使能(OE)\输入将9个输出置于正常逻辑状态(高电平)或低电平)或高阻抗状态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力,无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 输出设计为源电流或吸收电流高达12 mA,包括等效的25- 串联电阻,用于减少过冲和下冲。 这些器件完全符合热插拔规定使用Ioff和上电3状态的应用程序。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置...
发表于 10-11 10:48 60次 阅读
SN74ABT162823A 具有三态输出的 18 位总线接口触发器

SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

'ABTH162260是12位至24位多路复用D型锁存器,用于两个独立数据路径必须复用或复用的应用中。 ,单一数据路径。典型应用包括在微处理器或总线接口应用中复用和/或解复用地址和数据信息。这些器件在存储器交错应用中也很有用。 三个12位I /O端口(A1-A12,1B1-1B12和2B1-2B12)可用于地址和/或数据传输。输出使能(OE1B \,OE2B \和OEA \)输入控制总线收发器功能。 OE1B \和OE2B \控制信号还允许A-to-B方向的存储体控制。 可以使用内部存储锁存器存储地址和/或数据信息。锁存使能(LE1B,LE2B,LEA1B和LEA2B)输入用于控制数据存储。当锁存使能输入为高电平时,锁存器是透明的。当锁存使能输入变为低电平时,输入端的数据被锁存并保持锁存状态,直到锁存使能输入返回高电平为止。 B端口输出设计为吸收高达12 mA的电流,包括等效的25系列电阻,以减少过冲和下冲。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过...
发表于 10-11 10:45 70次 阅读
SN74ABTH162260 具有串联阻尼电阻和三态输出的 12 位到 24 位多路复用 D 类锁存器

SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

这些20位透明D型锁存器具有同相三态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 ?? ABT162841器件可用作两个10位锁存器或一个20位锁存器。锁存使能(1LE或2LE)输入为高电平时,相应的10位锁存器的Q输出跟随数据(D)输入。当LE变为低电平时,Q输出锁存在D输入设置的电平。 缓冲输出使能(10E或2OE)输入可用于放置输出。相应的10位锁存器处于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。 输出设计为吸收高达12 mA的电流,包括等效的25- 用于减少过冲和下冲的串联电阻。 这些器件完全适用于使用I的热插入应用关闭并启动3状态。 Ioff电路禁用输出,防止在断电时损坏通过器件的电流回流。上电和断电期间,上电三态电路将输出置于高阻态,从而防止驱动器冲突。 为确保上电或断电期间的高阻态, OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 OE \不影响锁存器的内部操作。当输出处于高阻态时,可以保留旧数据...
发表于 10-11 10:43 126次 阅读
SN74ABT162841 具有三态输出的 20 位总线接口 D 类锁存器

SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

'ALVTH16821器件是20位总线接口触发器,具有3态输出,设计用于2.5 V或3.3 VVCC操作,但能够为5 V系统环境提供TTL接口。 这些器件可用作两个10位触发器或一个20位触发器。 20位触发器是边沿触发的D型触发器。在时钟(CLK)的正跳变时,触发器存储在D输入端设置的逻辑电平。 缓冲输出使能(OE \)输入可用于将10个输出置于正常逻辑状态(高电平或低电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 SN54ALVTH16821的特点是可在-55°C至125°C的整个军用温度范围内工作。 SN74ALVTH16821的工作温度范围为-40&de...
发表于 10-11 10:35 40次 阅读
SN74ALVTH16821 具有三态输出的 2.5V/3.3V 20 位总线接口触发器

SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

'ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV < sub> CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p> 当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55°C至125°C的整个军用温度...
发表于 10-11 10:31 51次 阅读
SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

SN74ABTH16823 具有三态输出的 18 位总线接口触发器

这些18位触发器具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 'ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...
发表于 10-10 17:15 103次 阅读
SN74ABTH16823 具有三态输出的 18 位总线接口触发器

SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus™系列的成员 EPIC™(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装 < li>薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比 D 类锁存器   ...
发表于 10-10 16:23 111次 阅读
SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器