0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

数字电路系统减小信号间串扰的方法

电子设计 来源:快点PCB 作者:快点PCB 2020-11-20 10:47 次阅读

随着电子设计领域的高速发展,产品越来越小,速率越来越高,信号完整性越来越成为一个硬件工程师需要考虑的问题。串扰,阻抗匹配等词汇也成为了硬件工程师的口头禅。今天,我们就来学习关于串扰的一些知识。

什么是串扰

串扰(Crosstalk),顾名思义、是指不同信号互连链路之间的相互干扰。对于传输线而言,即能量从一条传输线耦合到另一条传输线上,当不同传输线产生的电磁场发生相互作用时就会产生。

串扰中的信号耦合分为容性耦合和感性耦合,通常感性串扰占的比例大于容性串扰。

容性耦合会引发驱动电流浪涌,从而导致传输线上的反射。

感性耦合会产生地弹和电源噪声。

数字电路系统中,串扰现象相当普遍,串扰可以发生在芯片内核、芯片的封装、PCB板上、接插件上、以及连接线缆上,只要有临近的铜互连链路,就存在信号间的电磁场相互作用,从而产生串扰现象。

串扰的危害

串扰可能是数据进行高速传输中最重要的一个影响因素了。它是一个信号对另外一个信号耦合所产生的一种不受欢迎的能量值。根据麦克斯韦定律,只要有电流的存在,就会有磁场存在,磁场之间的干扰就是串扰的来源。这个感应信号可能会导致数据传输的丢失和传输错误。 所以串扰对于综合布线来说,无疑是个最厉害的天敌。

减小信号间串扰的方法

我们知道,信号间的串扰来源于电磁场的互相干扰作用,电场的场强是离信号源中心越远则越弱,所以控制信号间串扰最直接有效的方法就是:

方法一:增加传输线或互连链路之间的间隔距离,减小串扰

在信号串扰的控制上通常有“3W规则”、“ 5H规则”的说法,所谓“3W规则”是指传输线的间距需要大于3倍的传输线线宽W,所谓“5H规则”是指传输线的间距需要大于5倍的传输线与参考平面的距离H。在实际的PCB设计中,要均衡考虑布线空间与串扰控制,遵循的规则可以理解为上面“3W”、“ 5H”两种规则的结合体。

“3H规则”,即传输线之间的间距不小于3倍的传输线与参考平面的距离H。

另外,信号在互连链路中的传输,是存在“回流路径”的,电路信号传输必须要形成闭环,它会寻找“环路电感”最小的路径回流到源端;对于有着完整参考地平面的PCB板,信号传输线会沿着传输线垂直正下方的地平面对应的投影路径返回源端,这时有着完美参考平面与回流路径的传输线的抗干扰能力是比较强的,因此:

方法二:让传输线有完整的参考回流地平面,并且层叠设计上尽可能靠近地平面

结合信号的反射理论,串扰信号在到达源端或接收端时,如果互连链路匹配不好,就会再产生反射信号,从而造成在互连链路上的多重发射,这些串扰信号多重反射的结果同样会叠加到受扰信号上,造成串扰噪声的增加,因此:

方法三:传输线及互连链路的良好匹配设计也能减小串扰
编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 信号完整性
    +关注

    关注

    65

    文章

    1338

    浏览量

    94930
  • 数字电路
    +关注

    关注

    192

    文章

    1398

    浏览量

    79790
  • 电磁场
    +关注

    关注

    0

    文章

    747

    浏览量

    46835
收藏 人收藏

    评论

    相关推荐

    消除方法

    消除方法合理的PCB布局-将敏感的模拟部分与易产生干扰的数字部分尽量隔离,使易产生干扰的数字信号走线上尽量靠近交流地,使高频
    发表于 06-18 07:52

    高速互连信号的分析及优化

    高速数字设计领域里,信号完整性已经成了一个关键的问题,给设计工程师带来越来越严峻的考验。信号完整性问题主要为反射、、延迟、振铃和同步开关
    发表于 05-13 09:10

    PCB设计与-真实世界的(上)

    作者:一博科技SI工程师陈德恒摘要:随着电子设计领域的高速发展,产品越来越小,速率越来越高,信号完整性越来越成为一个硬件工程师需要考虑的问题。,阻抗匹配等词汇也成为了硬件工程师的口头禅。
    发表于 10-21 09:53

    原创|SI问题之

    相互作用时就会产生。在数字电路系统中,现象相当普遍,可以发生在芯片内核、芯片的封装、PCB板上、接插件上、以及连接线缆上,只要有临近
    发表于 10-10 18:00

    高速PCB板设计中的问题和抑制方法

    可能出现在电路板、连接器、芯片封装以及线缆上。本文将剖析在高速PCB板设计中信号的产生原因,以及抑制和改善的方法。        
    发表于 08-28 11:58

    ADC电路显示信号

    是ADI的SAR型 18位单通道全差分输入的ADC。ADC的后端是MCU,MCU将数字信号处理之后再画到显示屏上显示实时波形。 调试发现显示的信号,表现为某一路
    发表于 09-06 14:32

    从应用实例看干扰敏感电路系统设计要点

    系统易受通道的影响。为了避免产生误差,完整的信号链(包括多路复用器和放大器)必须建立至所需精度——一般以
    发表于 09-28 15:14

    PCB不同频率模拟信号

    不同频率的模拟部分共地时,只有一个频率的返回信号可以非常接近于以不同频率运行的电路传播,从而引起。最后,为了降低感应信号的强度,应该在尽
    发表于 05-15 09:13

    如何降低嵌入式系统的影响?

    在嵌入式系统硬件设计中,是硬件工程师必须面对的问题。特别是在高速数字电路中,由于信号沿时间短、布线密度大、
    发表于 11-05 08:07

    示波器通道的影响

      通道隔离度的值越大,通道之间的越小,测试的结果也就越准确!从图2的参数显示结果不难看出,在通道一接入幅值为3V的正弦波信号,通道二在2 mV/div的档位下,幅值仅为157uV,通道
    发表于 03-23 18:53

    如何减小SRAM读写操作时的

    静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中,经常会出现问题发生。那么要如何减小如何减小
    发表于 05-20 15:24

    高速数字系统问题怎么解决?

    问题产生的机理是什么高速数字系统问题怎么解决?
    发表于 04-25 08:56

    VHDL与数字电路系统设计实验指导书

    VHDL与数字电路系统设计实验指导书:《VHDL与数字电路系统设计实验》是电气信息类自动化专业、电气工程及其自动化专业的一门实验课程,也可供其他相关专业选用。本实验课
    发表于 02-06 14:14 128次下载

    高速数字电路电源系统的电磁兼容研究

    随着实时信号处理的速率不断加快,数字电路系统的时钟频率也随之增加。同时,半导体工艺的改进,也使得电路系统信号边沿速率提升到ns级甚至更高的级别。快速的
    发表于 12-21 15:29 411次阅读
    高速<b class='flag-5'>数字电路</b>电源<b class='flag-5'>系统</b>的电磁兼容研究

    数字电路的定义、应用及分类

    数字电路是现代电子技术中的重要组成部分,它是由数字信号进行处理和传输的电路系统数字电路的定义是指由逻辑门和触发器等基本逻辑元件组成的电路
    的头像 发表于 07-31 11:46 6703次阅读