侵权投诉

基于DSP+FPGA技术的TD-SCDMA基带发送的实现方案及应用

2020-01-16 09:16 次阅读

引言

和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业务,从话音到分组数据,再到多媒体业务,并能根据具体的业务需要,提供必要的带宽,数据处理量非常大。然而,对不同速率业务的基带处理,所需的存储量、运算量以及处理延时差异很大。因此,采用何种硬件结构才能有效地处理各种业务是本文所要探讨的问题。

本文首先介绍TD-SCDMA系统无线信道的基带发送方案,说明其对多媒体业务的支持及实现的复杂性。然后,从硬件实现角度,进行了DSPFPGA的性能比较,提出DSP+FPGA基带发送的实现方案,并以基站分系统(BTS)的发送单元为例,具体给出了该实现方案在下行无线信道基带发送单元中的应用。

TD-SCDMA基带发送方案TD-SCDMA系统的基带处理流程如图1所示。其中,传输信道编码复用包括以下一些处理步骤:CRC校验、传输块级联/分割、信道编码、无线帧均衡、第 1次交织、无线帧分割、速率匹配、传输信道复用、比特扰码、物理信道分割、第2次交织、子帧分割、物理信道映射等,如图2所示。

基于DSP+FPGA技术的TD-SCDMA基带发送的实现方案及应用

图1 TD-SCDMA基带处理框图

基于DSP+FPGA技术的TD-SCDMA基带发送的实现方案及应用

图2 传输信道编码复用结构

在图2中,每个传输信道(TrCH)对应一个业务,由于各种业务对时延的要求不同,所以其传输时间间隔(TTI)是不同的,TTI可以是10ms、20ms、40ms或80ms。

实现方案

本文提出了DSP+FPGA线性流水阵列结构的实现方案:使用DSP与大规模FPGA协同处理基带发送数据。该处理单元以DPS芯片为核心,构造一个小的DSP系统。

在基带处理单元中,低层的信号预处理算法处理的数据量大,对处理速度的要求高,但运算结构相对比较简单,因而适于用FPGA进行硬件实现,这样能同时兼顾速度及灵活性。相比之下,高层处理算法的特点是所处理的数据量较低层算法少,但算法的控制结构复杂,适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。

基带处理单元的需求估计

基带处理单元的需求估计主要包含以下两个方面:

1.各个业务传输通道的数据处理:以对称情况下无线信道承载的最高业务速率384kbps为例进行分析。传输块大小为336bit,24块级联,加上 CRC,系统在1个10ms帧内所要处理的最大数据量为8448bit:根据3GPP协议TS 25.222规定的下行数据基带处理流程(见图2),并按固定位置复用的方式进行处理,每个数据位必须经过最多13个环节的处理过程,估算平均每环节上每比特的处理要求为23条指令。则10ms内必须完成的处理指令数是:8448×13×23=2525952条。对应的处理能力要求是252MIPS。

2.消息处理:包含消息的解释、对应控制参数的计算、发给对应的FPGA。估计不超过一条承载64kbps业务的无线信道的基带数据处理的需求。

综合考虑上述两个方面,则整个基带数据处理的等效需求是:

以TMS320C5510为例,其主时钟能工作在160MHz或200MHz,运算速度达400MIPS。基于C的软件开发环境和汇编级并行处理的优化程序,优化后的并行执行效率一般为80%,等效的处理能力为320MIPS。可见,若将整个基带数据处理交给该DSP芯片完成,其处理能力无法满足整个处理单元的需求,而且,随着视频电话、手机电视等大数据量业务的应用,数据处理需求量将更大。因此,在基带处理的实现方案中,数据量小的业务,如随路信令、 AMR语音业务可由DSP处理;而数据量大的业务,如64kbps、144kbps和384kbps速率的业务,大部分处理环节由FPGA完成。具体实现如下:

DSP作为主控单元,完成数据提取、消息解析和部分基带数据处理功能,如第二次交织和成帧等;

FPGA则在DSP的调度下完成基带数据处理环节中大部分比较耗时的处理功能,如:CRC校验、信道编码、速率匹配等,在接收端可用于Viterbi译码、联合检测等。

在384kbps业务信道加随路信令的处理中,384Rbps业务数据由DSP通过同步高速接口,以DMA方式递交给FPGA,在FPGA中处理;而随路信令因其数据量小,在FPGA处理384kbps业务数据时,随路信令数据在DSP中同时处理。此方法减少了数据处理时间,提高了处理速度。

结语

本文介绍了一个软硬件结合的设计方案。硬件电路的实际测试表明,该结构不仅在高速率业务的处理时延上符合规范要求,而且对不同类型的业务处理有较强的适应能力,满足TD-SCDMA系统对多媒体业务传输的支持。

责任编辑:gt

收藏 人收藏
分享:

评论

相关推荐

边缘计算网关在智慧灯杆系统中有什么作用?

4、计讯物联边缘计算网关支持边缘计算,边缘侧进行数据运算、过滤,减轻服务器端负荷,高速率低延时;运行....
的头像 我快闭嘴 发表于 09-28 17:23 104次 阅读
边缘计算网关在智慧灯杆系统中有什么作用?

美国正在开发用于图处理的下一代ASIC

最终,HIVE的总体目标就是统一和简化“让图软件与硬件进行优化通信的”流程,只需让硬件厂商提供其硬件....
的头像 我快闭嘴 发表于 09-28 15:52 132次 阅读
美国正在开发用于图处理的下一代ASIC

面向未来的AI加速, ACAP可编程器件具有突破性意义

数字化的生活方式和新兴的物联网与云端计算及数据服务的快速增长密不可分。云是全新的生活与工作方式的中心....
的头像 39度创意研究所 发表于 09-28 14:09 193次 阅读
面向未来的AI加速, ACAP可编程器件具有突破性意义

国微思尔芯S2C成为英特尔FPGA中国创新中心的深度合作伙伴

未来,英特尔FPGA中国创新中心愿以本身所拥有的英特尔软硬件资源优势,依托运营方海云捷迅科技有限公司....
的头像 我快闭嘴 发表于 09-28 14:05 191次 阅读
国微思尔芯S2C成为英特尔FPGA中国创新中心的深度合作伙伴

中兴高达正积极推进行业专网5G应用

在网络建设上,我们的系统都是基于SDR软件无线电平台,支持宽窄平滑演进,保护用户资源。我们的核心网是....
的头像 我快闭嘴 发表于 09-28 12:01 263次 阅读
中兴高达正积极推进行业专网5G应用

一文带你了解FPGA

大家好,又到了每日学习的时候了。自1985年问世以来,FPGA这种可编程逻辑器件凭借在性能、上市时间....
的头像 电子发烧友网工程师 发表于 09-28 11:54 223次 阅读
一文带你了解FPGA

新手必看!FPGA的系统性学习

本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把....
的头像 电子发烧友网工程师 发表于 09-28 11:52 91次 阅读
新手必看!FPGA的系统性学习

基于叁芯智能科技的SANXIN -B01 FPGA开发板的VGA协议驱动设计

VGA协议驱动设计 作者:郝旭帅校对:陆辉 本篇实现基于叁芯智能科技的SANXIN -B01 FPG....
的头像 电子发烧友网工程师 发表于 09-28 11:49 110次 阅读
基于叁芯智能科技的SANXIN -B01 FPGA开发板的VGA协议驱动设计

以26位分频器工程实例为蓝本演示工程建立的细节及注意事项

一、概述 本文以简单的26位分频器工程实例为蓝本,从头至尾演示工程建立的所有细节及注意事项,以便新手....
的头像 电子发烧友网工程师 发表于 09-28 11:35 85次 阅读
以26位分频器工程实例为蓝本演示工程建立的细节及注意事项

Verilog大量例程,Verilog学习技巧

发表于 09-28 11:23 0次 阅读
Verilog大量例程,Verilog学习技巧

关于FPGA的五个基本概念

1、什么是Setup 和Holdup时间? 答:Setup/hold time 是测试芯片对输入信号....
的头像 电子发烧友网工程师 发表于 09-28 11:18 76次 阅读
关于FPGA的五个基本概念

日本利用无线电波对设备进行远距离充电,相距十米远可为设备充电

人们一直有摆脱线材的束缚的愿望。如今,手机无线充电已经逐渐取代有线充电成为主流。
发表于 09-28 11:16 35次 阅读
日本利用无线电波对设备进行远距离充电,相距十米远可为设备充电

FPGA------夏宇闻数字逻辑设计 PDF

发表于 09-28 11:15 0次 阅读
FPGA------夏宇闻数字逻辑设计 PDF

基于叁芯智能科技的SANXIN -B01 FPGA开发板的IIC协议驱动设计

IIC协议驱动设计 作者:郝旭帅校对:陆辉 本篇实现基于叁芯智能科技的SANXIN -B01FPGA....
的头像 电子发烧友网工程师 发表于 09-28 11:07 88次 阅读
基于叁芯智能科技的SANXIN -B01 FPGA开发板的IIC协议驱动设计

家庭防盗报警器的内部结构组成,都具有什么作用

1、报警主机:可接收来自各感应器发来的编码信号,将报警留言通过电话线对发送出去。它由微电脑控制器,内....
发表于 09-28 10:57 106次 阅读
家庭防盗报警器的内部结构组成,都具有什么作用

带你走入,HDL语言速成指南

发表于 09-28 10:40 0次 阅读
带你走入,HDL语言速成指南

FPGA---如何写好状态机,详细下载pdf

今天给大侠带来如何写好状态机,状态机是逻辑设计的重要内容,状态机的设计水平直接反应工程师的逻辑功底,所以很多公司在硬件...
发表于 09-28 10:29 0次 阅读
FPGA---如何写好状态机,详细下载pdf

如何利用FPGA部分可重配置特性实现PYNQ-PRIO经典案例

此项目中在PYNQ框架下有两种驱动这些IP的方式:一是直接使用PYNQ提供的API操作overlay....
的头像 39度创意研究所 发表于 09-28 10:21 185次 阅读
如何利用FPGA部分可重配置特性实现PYNQ-PRIO经典案例

基于MPEG-4标准和PNxl.300芯片实现网络视频编码系统的设计

PNX1300是Philips公司推出的,用于视频编解码的TriMedia DSP系列产品中的一种。....
的头像 电子设计 发表于 09-28 09:43 247次 阅读
基于MPEG-4标准和PNxl.300芯片实现网络视频编码系统的设计

单级CIC滤波器Verilog设计

本文将详细介绍使用Verilog HDL设计单级CIC滤波器的方法。 CIC滤波器多速率信号处理系统中最主要的还是滤波器的设计:...
发表于 09-28 09:36 101次 阅读
单级CIC滤波器Verilog设计

数字通信系统中的ASK调制技术

调制技术在通信系统中,由于一般情况下信道不能直接传输基带信号,因此必须用基带信号对载波信号(通常是正弦波)的某些参量进行...
发表于 09-28 09:16 0次 阅读
数字通信系统中的ASK调制技术

基于FPGA器件EPF10K20RC240-3实现HDLC协议控制器的应用方案

HDLC(High Level Data Link Control)协议是通信领域中应用最广泛的协议....
发表于 09-27 21:00 85次 阅读
基于FPGA器件EPF10K20RC240-3实现HDLC协议控制器的应用方案

一文知道fpga如何实现YCbCr422转YCbCr444

YCbCr颜色空间是YUV颜色空间的缩放和偏移版本。Y定义为8bit,标称颜色范围为16-235;C....
的头像 FPGA开源工作室 发表于 09-27 18:10 191次 阅读
一文知道fpga如何实现YCbCr422转YCbCr444

DSP在生活中有什么样的应用

DSP技术在生活中的应用DSP技术的最新发展及其应用现状数字信号处理(DSP)是一门涉及许多学科而又....
发表于 09-27 18:10 46次 阅读
DSP在生活中有什么样的应用

DSP的傅立叶变换性质教程

时域和频域是表示信号的可选方法。傅里叶变换是这两种表示之间的数学关系。如果一个信号在一个域中被修改,....
发表于 09-27 18:10 16次 阅读
DSP的傅立叶变换性质教程

DSP应用程序参考框架的设计及在H.264 混合编解码系统中的应用

随着通信与信息技术的发展以及数字产品的普及,DSP 被越来越多地应用于各种数字系统中。作为业界领先的....
发表于 09-27 17:43 85次 阅读
DSP应用程序参考框架的设计及在H.264 混合编解码系统中的应用

全球已有34家运营商推出5G固定无线接入服务或家庭宽带服务

全球移动供应商协会官网的数据还显示,在101家推出了5G服务的运营商中,推出5G移动服务的有94家,....
发表于 09-27 17:30 63次 阅读
全球已有34家运营商推出5G固定无线接入服务或家庭宽带服务

高通携手业界同行推动5G的未来发展

很高兴能够参加世界互联网大会,它一直是业界的一项盛事。今年大会的主题是共建命运共同体,这是高通特别愿....
的头像 我快闭嘴 发表于 09-27 17:13 167次 阅读
高通携手业界同行推动5G的未来发展

基于FPGA的实时图像处理仿真实验方案实现

对CMOS图像传感器采集图像过程中的噪声预处理问题,提出一种在FPGA中实现的可配置的自适应加权均值....
的头像 39度创意研究所 发表于 09-27 16:42 368次 阅读
基于FPGA的实时图像处理仿真实验方案实现

高云半导体发布最新版本GoAI机器学习平台

使用GoAI 2.0,无需FPGA RTL或微处理器C/C++编程。GoAI 2.0 SDK自动生成....
的头像 高云半导体 发表于 09-27 15:58 200次 阅读
高云半导体发布最新版本GoAI机器学习平台

加快推动5G与实体经济融合发展的三项建议

在网络建设方面,2020年我国5G网络建设全面提速,截至目前全国5G基站累计建成并开通超过60万个,....
的头像 我快闭嘴 发表于 09-27 15:55 266次 阅读
加快推动5G与实体经济融合发展的三项建议

5G+BIM,广和通5G模组赋能智慧建筑无线连接

BIM(Building Information Modeling)是建筑学、工程学及土木工程的新工....
的头像 牵手一起梦 发表于 09-27 15:17 140次 阅读
5G+BIM,广和通5G模组赋能智慧建筑无线连接

FPGA中乘法器的原理分析

作者:猫叔 FPGA中乘法器是很稀缺的资源,但也是我们做算法必不可少的资源。7系列及之前的FPGA都....
的头像 39度创意研究所 发表于 09-27 15:12 158次 阅读
FPGA中乘法器的原理分析

WiFi技术将在物联网热潮中迎来高速发展

Gartner指出,Wi-Fi已经存在了很长一段时间,不过到2024年,它仍然是家庭和办公室的主要高....
的头像 我快闭嘴 发表于 09-27 15:05 513次 阅读
WiFi技术将在物联网热潮中迎来高速发展

FPGA是什么?是否会取代CPU所做的工作?

他补充说,正是在这种背景下,他看到了FPGA作为加速器和构件的出现,使计算更加高效。“FPGA具有与....
的头像 我快闭嘴 发表于 09-27 15:00 344次 阅读
FPGA是什么?是否会取代CPU所做的工作?

5G到底是什么?有什么意义?

它是下一代(第五代)蜂窝技术,有望大大提高无线网络的速度、覆盖范围和响应能力。我们谈得有多快?Ver....
的头像 我快闭嘴 发表于 09-27 14:37 323次 阅读
5G到底是什么?有什么意义?

一文了解Xilinx FPGA架构及相关工具

作者:Clive Max Maxfield,Digi-Key北美编辑 现场可编程门阵列 (FPGA)....
的头像 39度创意研究所 发表于 09-27 14:36 481次 阅读
一文了解Xilinx FPGA架构及相关工具

FPGA应用工程师面对的最主要设计问题

目前FPGA应用工程师面对的最主要设计问题是什么?如何解决?Actel:当用户通过TAP接口进行JT....
的头像 电子发烧友网工程师 发表于 09-27 14:25 183次 阅读
FPGA应用工程师面对的最主要设计问题

【每日推荐】十七种电路设计原理图解析,这里全告诉你了

数字滤波器-IIR滤波器原理介绍Verilog HDL设计 数字 滤波器 数 字滤波器从实现结构上划....
的头像 科技前沿 发表于 09-27 14:11 141次 阅读
【每日推荐】十七种电路设计原理图解析,这里全告诉你了

探讨数据中心级FPGA的关键硬件创新

Xilinx没有自己的数据中心处理器,除了它嵌入在设备上的Arm核心,比如去年宣布的最新的“Ever....
的头像 我快闭嘴 发表于 09-27 14:06 274次 阅读
探讨数据中心级FPGA的关键硬件创新

【每日推荐】十七种电路设计原理图解析,这里全告诉你了

数字滤波器数字滤波器从实现结构上划分,有FIR和IIR两种。FIR的特点是:线性相位、消耗资源多;IIR的特点是:非线...
发表于 09-27 13:56 75次 阅读
【每日推荐】十七种电路设计原理图解析,这里全告诉你了

Wi-Fi6与Wi-Fi5相比有什么优势?

每一项新的Wi-Fi标准几乎都会改进无线速度和延迟,Wi-Fi 6也是如此。值得一提的是,最新标准还....
的头像 我快闭嘴 发表于 09-27 13:51 227次 阅读
Wi-Fi6与Wi-Fi5相比有什么优势?

FPGA——API函数实现JTAG to AXI Master的读写操作

API函数实现JTAG to AXI Master的读写 通过调用SDK里的API函数,可以实现通过JTAG线与FPGA内部逻辑...
发表于 09-27 10:45 0次 阅读
FPGA——API函数实现JTAG to AXI Master的读写操作

pdf 文档,至简设计系列_BCD译码实现

发表于 09-27 10:24 0次 阅读
pdf 文档,至简设计系列_BCD译码实现

Verilog学习技巧

发表于 09-27 10:21 0次 阅读
Verilog学习技巧

Verizon将是第一家商用部署三星Link Cell的美国无线运营商

9月24日消息,三星电子发布了集成5G毫米波室内小基站产品——Link Cell。三星表示该产品将帮....
的头像 我快闭嘴 发表于 09-27 09:12 166次 阅读
Verizon将是第一家商用部署三星Link Cell的美国无线运营商

基于可逻辑编辑器件实现串口通讯系统的设计

随着多微机系统的应用和微机网络的发展,通信功能越来越显得重要。串行通信是在一根传输线上一位一位地传送....
发表于 09-26 17:43 170次 阅读
基于可逻辑编辑器件实现串口通讯系统的设计

Xilinx公司Versal AI Core系列产品实现突破性的AI推断吞吐量和性能

Victor Peng在中国参加媒体会甚至表示,如果你在一个行业内达到了一种高度,你就有资格玩下一关....
的头像 我快闭嘴 发表于 09-26 11:49 461次 阅读
Xilinx公司Versal AI Core系列产品实现突破性的AI推断吞吐量和性能

ORB_FPGA单层图像金字塔的ORB特征提取方案分析

ORB特征是一种图像识别、追踪和匹配中常用的特征,大名鼎鼎的ORB-SLAM就是使用的这一特征。它提....
的头像 39度创意研究所 发表于 09-26 11:43 457次 阅读
ORB_FPGA单层图像金字塔的ORB特征提取方案分析

FPGA约束中的Tcl指令技术探讨

我们前面讲到过get_pins和get_ports的区别,而且我们也用过get_cells、get_....
的头像 39度创意研究所 发表于 09-26 11:35 474次 阅读
FPGA约束中的Tcl指令技术探讨

基于PYNQ的软件框架实现SSD目标检测算法硬件加速方案

设计目的与应用 随着人工智能的发展,神经网络正被逐步应用于智能安防、自动驾驶、医疗等各行各业。目标识....
的头像 39度创意研究所 发表于 09-26 11:33 556次 阅读
基于PYNQ的软件框架实现SSD目标检测算法硬件加速方案

基于FPGA的双通道示波器设计方案

基于FPGA与双核8位模数转换器AD9288设计了一款双通道示波器,采用PSP的液晶屏来显示波形。
的头像 西西 发表于 09-26 11:25 186次 阅读
基于FPGA的双通道示波器设计方案

何时能真正实现国产FPGA替代?

除了紫光同创,安路和高云的28nm FPGA也都在研发中,预计2020年均会发布样品,密度也是100....
的头像 我快闭嘴 发表于 09-26 11:14 439次 阅读
何时能真正实现国产FPGA替代?

Wi-Fi 4、Wi-Fi 5及Wi-Fi 6的规格比较

博通为固网宽频之领导业者,其固网宽频芯片如DOCSIS、PON及xDSL之市占接为全球第一,在此优势....
的头像 我快闭嘴 发表于 09-26 11:10 294次 阅读
Wi-Fi 4、Wi-Fi 5及Wi-Fi 6的规格比较

保持FPGA设计信号不被综合的方法

在一些应用中,有些特定的信号我们需要保留,用于进行采集检测,而综合器会自动优化把它综合掉,那么,应该....
的头像 电子发烧友网工程师 发表于 09-26 10:38 83次 阅读
保持FPGA设计信号不被综合的方法

FPGA实现30倍速度云加速的方法

FPGA(Field Programmable Gate Array)现场可编程门阵列,作为ASIC....
的头像 电子发烧友网工程师 发表于 09-26 10:32 236次 阅读
FPGA实现30倍速度云加速的方法

fpga工程师是青春饭吗_fpga工程师发展前景

随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速,其高度的....
的头像 电子发烧友网工程师 发表于 09-26 10:28 216次 阅读
fpga工程师是青春饭吗_fpga工程师发展前景

ARM应该如何入门ARM的入门教程资料免费下载

“ARM怎么入门”。我不是高手,仍然是菜鸟。但是回想起自己当时的迷茫,特意写了这篇东西,当作给和我一....
发表于 09-25 17:50 86次 阅读
ARM应该如何入门ARM的入门教程资料免费下载

LC75056PE 带Bongiovi DPS的汽车音响DSP

信息 LC75056PE是一款数字声音处理器,它将音频信号处理器,A / D,D / A和音量集成到单个芯片中,这是汽车音频DSP的先决条件。程序从内部闪存ROM下载到DSP RAM中。 硬件: 模拟输入(立体声) 模拟输入(单声道) ADC 24位 DAC 24位+ EVR 数字输入(IIS) 数字输出(IIS) 采样率转换器(SRC) 主微控制器串行接口 DSP(24位) 电源电压 逻辑(DSP):1.5V PLL电路:3.3V 晶体振荡,数字I / O电源:3.3V CODEC模拟电源:3.3V 电路图、引脚图和封装图...
发表于 04-18 20:26 150次 阅读
LC75056PE 带Bongiovi DPS的汽车音响DSP

THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

信息描述The THS1009 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1009 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1009C is characterized for operation from 0°C to 70°C, and the THS1009I is characterized for operation from ...
发表于 04-18 20:10 32次 阅读
THS1009 10 位 8MSPS ADC,具有双通道、并行 DSP/uP、通道自动扫描和低功耗

TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

信息描述The TLV1572 is a high-speed 10-bit successive-approximation analog-to-digital converter (ADC) that operates from a single 2.7-V to 5.5-V power supply and is housed in a small 8-pin SOIC package.The TLV1572 accepts an analog input range from 0 to VCC and digitizes the input at a maximum 1.25 MSPS throughput rate. The power dissipation is only 8 mW with a 3-V supply or 25 mW with a 5-V supply. The device features an auto-powerdown mode that automatically powers down to 10 uA whenever a conversion is not performed. The TLV1572 communicates with digital microprocessors via a simple 3- or 4-wire serial port that interfaces directly to the Texas Instruments TMS320 DSPs and (Q)SPI compatible microcontrollers without using additional glue logic. Very high throughput rate, simple serial interface, SO-8 package, 3-V operation, and low power consumption make the TLV1572 an ideal choice for compact or remote high-speed systems.特性F...
发表于 04-18 20:09 40次 阅读
TLV1572 10 位 1.25 MSPS ADC 单通道 DSP/(Q)SPI IF S 极低功耗自动断电功能

TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 33次 阅读
TLV1578 8 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

信息描述The TLV1571/1578 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, and a parallel interface. The device contains two on-chip control registers allowing control of channel selection, software conversion start, and power down via the bidirectional parallel port. The control registers can be set to a default mode by applying a dummy RD\ signal when WR\ is tied low. This allows the TLV1571/1578 to be configured by hardware. The MUX is independently accessible. This allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore, one signal conditioning circuit can be used for all eight channels. The TLV1571 is a single channel analog input device with all the same functions as the TLV1578. The TLV1571/TLV1578 operates from a single 2.7-V to 5.5-V power supply. It accepts an ana...
发表于 04-18 20:09 49次 阅读
TLV1571 1 通道 10 位 1.25MSPS ADC,具有 8 通道输出、DSP/SPI、硬件可配置、低功耗

TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 41次 阅读
TLV1548 10 位 85kSPS ADC 系列 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI Compat.,8 通道

TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

信息描述The TLV1544 and TLV1548 are CMOS 10-bit switched-capacitor successive-approximation (SAR) analog-to-digital (A/D) converters. Each device has a chip select (CS\), input-output clock (I/O CLK), data input (DATA IN) and serial data output (DATA OUT) that provide a direct 4-wire synchronous serial peripheral interface (SPITM, QSPITM) port of a host microprocessor. When interfacing with a TMS320 DSP, an additional frame sync signal (FS) indicates the start of a serial data frame. The devices allow high-speed data transfers from the host. The (INV CLK)\ input provides further timing flexibility for the serial interface. In addition to a high-speed converter and versatile control capability, the device has an on-chip 11-channel multiplexer that can select any one of eight analog inputs or any one of three internal self-test voltages. The sample-and-hold function is automatic except for the extended sampling cycle,...
发表于 04-18 20:09 33次 阅读
TLV1544 10 位 85kSPS ADC 串行 输出,可编程供电/断电/转换速率,TMS320 DSP/SPI/QPSI 兼容,4 通道

TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

信息描述The TLV1570 is a 10-bit data acquisition system that combines an 8-channel input multiplexer (MUX), a high-speed 10-bit ADC, an on-chip reference, and a high-speed serial interface. The device contains an on-chip control register allowing control of channel selection, conversion start, reference voltage levels, and power down via the serial port. The MUX is independently accessible, which allows the user to insert a signal conditioning circuit such as an antialiasing filter or an amplifier, if required, between the MUX and the ADC. Therefore one signal conditioning circuit can be used for all eight channels.The TLV1570 operates from a single 2.7-V to 5.5-V power supply. The device accepts an analog input range from 0 V to AVDD and digitizes the input at a maximum 1.25 MSPS throughput rate. Power dissipation is only 8 mW with a 2.7-V supply or 40 mW with a 5.5-V supply. The device features an autopower-down mode that automatically ...
发表于 04-18 20:09 42次 阅读
TLV1570 10 位 1.25MSPS ADC 8 通道 DSP/(Q)SPI IF 可编程内部 基准、自动或 S/W 断电、极低功耗

TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 68次 阅读
TLC1550 10 位,164kSPS ADC,并行输出、直接 I/F 到 DSP/uProcessor、10 通道

TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 90次 阅读
TLC1518 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、8 通道

TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

信息描述The TLC1518 and TLC1514 are a family of high-performance, 10-bit, low power, 1.4 us, CMOS SAR analog-to-digital converters (ADC) which operate from a single 5 V power supply. These devices have three digital inputs and a 3-state output [chip select (CS\), serial input-output clock (SCLK), serial data input (SDI), and serial data output (SDO)] that provide a direct 4-wire interface to the serial port of most popular host microprocessors (SPI interface). When interfaced with a DSP, a frame sync (FS) signal is used to indicate the start of a serial data frame. In addition to a high-speed A/D converter and versatile control capability, these devices have an on-chip analog multiplexer that can select any analog inputs or one of three internal self-test voltages. The sample-and-hold function is automatically started after the fourth SCLK edge (normal sampling) or can be controlled by a special pin, CSTART\, to extend the sampl...
发表于 04-18 20:07 84次 阅读
TLC1514 10 位 400kSPS ADC,具有串行输出、SPI/DSP 兼容接口、关断状态、4 通道

TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

信息描述The TLC1550x and TLC1551 are data acquisition analog-to-digital converters (ADCs) using a 10-bit, switched-capacitor, successive-approximation network. A high-speed, 3-state parallel port directly interfaces to a digital signal processor (DSP) or microprocessor (µP) system data bus. D0 through D9 are the digital output terminals with D0 being the least significant bit (LSB). Separate power terminals for the analog and digital portions minimize noise pickup in the supply leads. Additionally, the digital power is divided into two parts to separate the lower current logic from the higher current bus drivers. An external clock can be applied to CLKIN to override the internal system clock if desired. The TLC1550I and TLC1551I are characterized for operation from –40°C to 85°C. The TLC1550M is characterized over the full military range of –55°C to 125°C.特性Power Dissipation...40 mW Max Advanced LinEPIC™ Single-Po...
发表于 04-18 20:07 83次 阅读
TLC1551 10 位,164kSPS ADC 并行输出,直接 I/F 至 DSP/微处理器,10 通道

THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

信息描述The THS12082 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS12082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided.An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the appl...
发表于 04-18 20:06 161次 阅读
THS12082 12 位、8MSPS ADC,具有双通道、DSP/uP 接口、16X FIFO、通道自动扫描、低功耗

THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

信息描述The THS1209 is a CMOS, low-power, 12-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS1209 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1209C is characterized for operation from 0°C to 70°C, and the THS1209I is characterized for operation from ...
发表于 04-18 20:06 175次 阅读
THS1209 12 位、8 MSPS ADC 双通道、DSP/uP 接口、通道自动扫描、低功耗

THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

信息描述The THS1207 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1207 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential-inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1207C is characterized for operation from 0°C to 70°C, the THS1207Iis characterized for operation from –40°...
发表于 04-18 20:05 219次 阅读
THS1207 12 位,6MSPS 同步采样四通道 ADC;包括并行 DSP/uP I/F 通道自动扫描

BELASIGNA R281 始终聆听,语音触发音频DSP系统

信息 BelaSigna®R281是一款超低功耗语音触发解决方案,适用于各种消费电子设备。在典型的应用中,BelaSigna R281“始终在聆听”。并且将检测单个用户训练的触发短语,当检测到该触发短语时断言唤醒信号。 “始终开启”。平均功耗小于300 uW的关键短语检测(不包括麦克风的功耗)可保持待机电池寿命。 BelaSigna R281是一款超小型解决方案,可同时提供采用5 mm x 5mm QFN32封装和2.42 mm x 2.74 mm WLCSP封装。它可以设计在单层PCB上,具有4 mil布线和最少量的外部元件。 需要一个外部的I C主控制器来配置器件进行操作。 超低功耗 卓越绩效 混合信号 Easy Design-In 优势特点 主要功能 久经考验的超低功耗数字信号处理(DSP)技术 •最初为助听器开发的音频DSP技术在以下方面具备所需的计算能力极低电流消耗 •...
发表于 04-18 19:42 101次 阅读
BELASIGNA R281 始终聆听,语音触发音频DSP系统

THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

信息描述The THS10082 is a CMOS, low-power, 10-bit, 8 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers allow for programming the ADC into the desired mode. The THS10082 consists of two analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the app...
发表于 04-18 19:06 104次 阅读
THS10082 具有双通道、并行 DSP/uP 接口、16X FIFO、通道自动扫描、低功耗的 10 位 8MSPS ADC

THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

信息描述The THS1206 is a CMOS, low-power, 12-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1206 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to take the load off of the processor connected to the ADC. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the applic...
发表于 04-18 19:06 104次 阅读
THS1206 12 位 6MSPS ADC,具有四通道 (配置),DSP/uP IF,集成 16x FIFO、信道自动扫描功能和低功耗模式

THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

信息描述 The THS1007 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS1007 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. The THS1007C is characterized for operation from 0°C to 70°C, and the THS1007I is characterized for operation from ...
发表于 04-18 19:06 92次 阅读
THS1007 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描

THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗

信息描述The THS10064 is a CMOS, low-power, 10-bit, 6 MSPS analog-to-digital converter (ADC). The speed, resolution, bandwidth, and single-supply operation are suited for applications in radar, imaging, high-speed acquisition, and communications. A multistage pipelined architecture with output error correction logic provides for no missing codes over the full operating temperature range. Internal control registers are used to program the ADC into the desired mode. The THS10064 consists of four analog inputs, which are sampled simultaneously. These inputs can be selected individually and configured to single-ended or differential inputs. An integrated 16 word deep FIFO allows the storage of data in order to improve data transfers to the processor. Internal reference voltages for the ADC (1.5 V and 3.5 V) are provided. An external reference can also be chosen to suit the dc accuracy and temperature drift requirements of the application. Two diffe...
发表于 04-18 19:06 98次 阅读
THS10064 10 位 6MSPS ADC,具有四通道 (可配置)、DSP/uP IF、集成 16x FIFO、通道 自动扫描和低功耗