0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

边沿台阶是怎么出现的?如何消除?

AGk5_ZLG_zhiyua 来源:YXQ 2019-08-06 17:56 次阅读

你了解CAN总线波形吗?你知道是什么因素造成CAN信号不稳定的吗?本文将带你探究影响CAN波形稳定的罪魁祸首——边沿台阶。

阻抗匹配是指信号源或者传输线跟负载之间达到一种适合的搭配,阻抗匹配主要为了调整负载功率和抑制信号反射;然而,阻抗不匹配的现象在CAN总线网络中随处可见;如图1所示,阻抗不匹配的将造成7个现象,其中最受关注的为上升沿和下降沿的台阶;下文将针对边沿台阶的现象做详细介绍。

图1 阻抗不匹配波形

解释边沿台阶是怎么出现的,如何消除,对总线有何影响;

一、边沿台阶的源头

在CAN总线的网络布局中,手牵手直线型拓扑是最理想最常规的布局;但是在实际现场中,经常会出现分支的现象。这里重点提一下,在计算CAN总线长度的时候,分支(从收发器端至总线)长度也要加上。为此我们做了分支过长的实验,实验中CAN总线中有三个CAN节点,主干线长度为15米,其中一个节点的分支长度为1米,波特率为250k的情况下进行通信。下图为实验的CAN波形图,明显可以看到上升沿和下降沿存在台阶现象,从而引起波特率变化,导致接收节点采样出错(也称位宽错误)。

所以,边沿台阶出现的源头主要是CAN节点的分支,分支过长形成的反射就变强,将会导致位宽度失调的错误。ISO11898中只规定1M波特率下分支不超过0.3米,但是在其它情况下并没有做声明,这个便取决于现场工程师们的经验。

二、消除边沿台阶

边沿台阶是造成错误波形的罪魁祸首,那么该如何消除边沿台阶的现象呢?下文将从源头以及补救措施上分别介绍一些可靠有效的方法。

1.减少分支长度

在CAN网络布局的根源上解决问题的方式就是减少CAN节点的分支长度,从而降低信号反射,保证位宽的稳定性。在上述实验中,其它条件不变,只将分支长度减少为20cm;下图为CAN波形图,此时并没有看到边沿台阶的出现。由此可见,减少分支长度是消除边沿台阶的最直接方式。

2.长分支上加适当电阻

在网络布局无法改变,分支引起的信号反射必须存在的情况下。最实用的方法就是在长分支末端加上电阻,消除信号反射。同样的在上述实验中,在分支节点处加上一个200Ω的电阻,其它条件不变进行通信实验。下图为实验的CAN波形图,此时可以看到边沿台阶已被消减,但是加了电阻之后差分电压变小,注意差分电压不得小于0.9V。这里值得一提的是:阻值大于500Ω的电阻吸收反射的能力很弱,所以在末端挂电阻的时候应小于500Ω。

3.缩短残端

前面提到分支长度指的是从节点收发器至总线处的距离,在节点设计之初,应选择TTL远传方式,因为TTL电平不受CAN电容影响,所以收发器应靠近接口摆放,以减少分支残段的长度,建议控制在10cm以内,可以保证阻抗连续。

TTL远传最直接的方式就是将CAN收发器紧挨着CAN主干线放置,这样就没有分支长度。光缆星型拓扑结构便是使用这种方式,如下图;CAN光纤收发器内置在盒子里面,使用TTL电平远传到另一个CAN光纤收发器,解决了节点随意变化问题(节点任意上下电或插拔)。

4.消除负载集中

在布局较复杂的CAN网络中,为了避免节点摆放集中导致反射叠加,建议相邻节点的距离不得小于2cm,10m的电缆上所集中的设备最好不要超过4个,否则应加电容以吸收,并且此集中与下一个集中至少有10m的电缆距离。

同样,在复杂网络布局中,分支过长且不等的网络,由于阻抗匹配困难,常使用集线器或中继器进行分支;集线器和中继器有独立的控制器MCU,将每段形成独立的直线拓扑,如下图。

5.屏蔽层分段接地

屏蔽层多点接地需要注意接地点电位,避免地回流影响信号质量。若屏蔽层太长可以采用分段屏蔽,单点接地方法,如下图,就可以有效避免地回流的问题。

三、边沿一致性测试

信号边沿是反映信号质量好坏的重要指标。若信号下降边沿变缓造成CAN信号波形一定程度的失真,导致收发器采样出错。参考主流车企的边沿测试,一般把边沿10%到90%所经历的时间作为边沿时间,仿真了DUT接入CAN网络时可能会受到的容抗影响,以使测量结果更具有实际意义。分别在CANDT仿真的小电容、大电容负载的环境,对DUT的边沿进行测量。

l测试目的:分别在小电容和大电容负载下测量CANH、CANL及CANDIFF信号位上升或下降时间;

l测试原理:测试原理如下图,DUT往总线正常传输数据时,传输的数据帧是显性位和隐性位的序列,即传的数据中包含了上升、下降时间信息

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CAN总线
    +关注

    关注

    145

    文章

    1812

    浏览量

    129590

原文标题:【CAN总线冷知识】边沿台阶是怎么来的?

文章出处:【微信号:ZLG_zhiyuan,微信公众号:ZLG致远电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请问3D NAND如何进行台阶刻蚀呢?

    在3D NAND的制造过程中,一般会有3个工序会用到干法蚀刻,即:台阶蚀刻,channel蚀刻以及接触孔蚀刻。
    的头像 发表于 04-01 10:26 142次阅读
    请问3D NAND如何进行<b class='flag-5'>台阶</b>刻蚀呢?

    台阶线路pcb在高端电子设备中的应用案例分析

    台阶线路pcb的优势与挑战:散热、防干扰与精度控制
    的头像 发表于 02-27 14:19 116次阅读

    请问AD9265采用的是双边沿输入,单边沿输出吗?

    我选用了AD9265采集数字信号。AD9265的时序图见上图。请问AD9265采用的是双边沿输入,单边沿输出么?能不能详细的描述一下? 哪位大侠指点一下?谢谢!
    发表于 12-13 07:53

    台阶仪和轮廓仪区别

    台阶仪和轮廓仪在工业制造领域的区别和应用领域解析测量和检测是工业制造领域的重要环节,而台阶仪和轮廓仪则是各有其特点和应用范围的两种仪器。台阶仪和轮廓仪区别在哪?一、台阶仪1、产品概述
    发表于 10-26 10:54 0次下载

    台阶仪和轮廓仪区别是什么?

    台阶仪和轮廓仪在工业制造领域的区别和应用领域解析测量和检测是工业制造领域的重要环节,而台阶仪和轮廓仪则是各有其特点和应用范围的两种仪器。台阶仪和轮廓仪区别在哪?一、台阶仪1、产品概述
    的头像 发表于 10-25 13:29 524次阅读
    <b class='flag-5'>台阶</b>仪和轮廓仪区别是什么?

    边沿触发的定时器怎样判断是上边沿还是下边沿触发的?

    对于设置了双边沿触发的定时器,如何判断当前的触发是下降沿触发的还是上升沿触发中断
    发表于 10-24 06:30

    台阶仪原理与使用指南!请查收

    台阶仪是一种接触式表面形貌测量仪器,可以对微米和纳米结构进行膜厚和薄膜高度、表面形貌、表面波纹和表面粗糙度等的测量。台阶仪对测量工件的表面反光特性、材料种类、材料硬度都没有特别要求,样品适应面广
    的头像 发表于 10-10 15:34 1012次阅读
    <b class='flag-5'>台阶</b>仪原理与使用指南!请查收

    STM32F334 ADC输入时会产生一个脉冲台阶是什么原因导致的,怎么解决

    采用STM32F334的ADC0和ADC1做ADC,配置是完全用ADC CubeMx配置的,运放为了避免过压,在运放和ADC间串了一个1K的电阻,结果发现了另人诧异的事情,ADC转换过程多了一个台阶
    发表于 08-07 09:14

    如何修改边沿存储位的地址

    。如果该指令检测到 RLO 从“0”变为“1”,则说明出现了一个信号上升沿。 每次执行指令时,都会查询信号上升沿。检测到信号上升沿时,该指令输出 Q 将立即返回程序代码长度的信号状态“1”。在其它任何情况下,该输出返回的信号状态均为“0”。 说明 修改边沿
    的头像 发表于 06-28 16:20 416次阅读
    如何修改<b class='flag-5'>边沿</b>存储位的地址

    Verilog实现边沿检测的原理

    边沿检测大致分为:上升沿检测,下降沿检测和,双沿检测。原理都是通过比输入信号快很多的时钟去采集信号,当出现两个连续的采集值不等的时候就是边沿产生处。
    的头像 发表于 06-28 15:19 1222次阅读
    Verilog实现<b class='flag-5'>边沿</b>检测的原理

    什么是边沿检测

    1、什么是边沿检测 边沿检测用于检测信号的上升沿或下降沿,通常用于使能信号的捕捉等场景。 2、采用1级触发器的边沿检测电路设计(以下降沿为例) 2.1、设计方法 设计波形图如下所示: 各信号说明如下
    的头像 发表于 06-17 14:26 1476次阅读
    什么是<b class='flag-5'>边沿</b>检测

    M051 GPIO中断采用边沿触发使能去防抖功能,依然出现多次中断触发有什么好办法解决?

    M051 GPIO中断采用边沿触发使能去防抖功能 修改了采样周期依然出现多次中断触发有什么好办法解决
    发表于 06-14 09:12

    如何设计边沿采样的触发器呢?

    在设计双边沿采样电路(Dual-edge triggered flip-flop)之前,先从单边沿采样电路设计(Edge capture register)开始。
    的头像 发表于 06-05 16:27 907次阅读
    如何设计<b class='flag-5'>边沿</b>采样的触发器呢?

    Verilog边沿检测的基本原理和代码实现

    本文将从Verilog和边沿检测的基本概念入手,介绍Verilog边沿检测的原理和应用代码示例。
    的头像 发表于 05-12 17:05 2333次阅读
    Verilog<b class='flag-5'>边沿</b>检测的基本原理和代码实现

    基于FPGA边沿检测的理解问题?

    我看到网上关于边沿检测的讲解,有个地方不理解,t0时刻和t1时刻分别是怎样的时刻,trigger在时钟上升沿经过触发器输出的信号和经过非门的信号是什么样的关系?我的理解是trigger分别输出后是两个电平相反的信号,为什么相与之后就可以检测是否为上升沿或者下降沿?谢谢。
    发表于 05-10 14:52