74ls137引脚及功能表
74ls137是一种3线—8线译码器/解调器，在三个地址输入端都加有锁存器。当锁存使能输入（
）是低电平时，电路就具有译码器/解调器的功能。当从低电平转换到高电平时，选择输入A、B和C中的地址便存储在锁存器中。只要
保持高电平，则可不再考虑地址的变化。输出使能控制G1和
控制着输出状态，而不管选择或锁存使能状态如何。除非G1是高而
是低电平，则所有输出全是高。这种电路非常适合在面向总线系统选通（存储地址）应用中作无闪光的译码器。
功能表：
74ls137典型参数
tpd=18ns
Pd=65mW
74ls137逻辑图
74ls137推荐工作条件
74ls137电性能
注：在所有输出端使能并开路条件下测Icc。
所有典型值均在Vcc=5.0V，TA=25℃下测量得出。
74ls137交流（开关）参数
Vcc=5.0V，TA=25℃
