电池供电离线UPS逆变器
在中压应用中，飞兆半导体的PowerTrench MOSFET技术是针对此类逆变器的不错的解决方案。
相比于相同MOSFET，其开通损耗也降低了约20%，如图5所示。该体二极管具有较低的tRR和QRR。根据表1，低QGD/QGS比提高了逆变器的可靠性。这种MOSFET技术支持离线UPS逆变器。
开关电源市场
通过结合改进的电源电路拓扑和概念与改进的低损耗功率器件，开关电源行业在提高功率密度、效率和可靠性方面，正在经历革命性的发展。移相-脉宽调制-零电压开关-全桥（PS-PWM-FB-ZVS）和LLC谐振转换器拓扑利用FRFET MOSFET作为功率开关实现了这些目标。LLC谐振转换器通常用于较低功率应用，而PS-PWM-FB-ZVS则用于较高功率应用。这些拓扑具有以下优势：减少了开关损耗；减少了EMI；相比准谐振拓扑减少了MOSFET应力；由于增加了开关频率，提高了功率密度，因而减小了散热器尺寸和变压器尺寸。
用于移相全桥PWM-ZVS转换器和LLC谐振转换器应用的MOSFET要求包括：具有较低tRR和QRR以及最佳软度的快速软恢复体二极管MOSFET，这能提高dv/dt和di/dt抗扰性，降低二极管电压尖峰，并增加可靠性；低QGD和QGD对QGS之比：在轻载下，将出现硬开关，并且高CGD*dv/dt会引起击穿；在关断和导通期间，栅极内部较低的分布ESR对ZVS关断和不均匀电流分布有益；轻载下，低COSS可扩展ZVS开关，此时 ZVS开关变为硬开关，低COSS将减少硬开关损耗；该拓扑工作在高频下，需要优化的低CISS MOSFET。
以上应用推荐使用FRFET、UniFET II和SupreMOS MOSFET。常规MOSFET体二极管会引起失效。例如SupreMOS MOSFET FRFET MOSFET（FCH47N60NF）就适用于此拓扑，因为tRR和QRR已有改进。另外，会引起失效的活跃二极管也已改进。
离线式AC/DC
通常，AC电源经整流输入大电容滤波器，且从该电源抽取的电流为大振幅窄脉冲，该级形成了SMPS的前端。大振幅电流脉冲将产生谐波，而引起对其它设备的严重干扰，并减少可以获得的最大功率。失真的线路电压将引起电容器过热、电介质应力和绝缘过压；失真的线路电流将增加配电损耗，并减少可用功率。利用功率因数校正，可以确保符合管理规范，减少因上述应力而导致的器件失效，并通过增加从电源获得的最大功率，改进器件效率。
功率因数校正是一种使输入尽可能变成纯阻性的方法。与典型的SMPS只有0.6到0.7的功率因数值相比，这非常令人满意，因为电阻具有整功率因数。这使得配电系统能够以最高效率运行。
功率因数控制升压开关的要求包括：
低QGD×RSP品质因数。QGD和CGD会影响开关速率，低CGD和QGD会减少开关损耗，低RSP会减少传导损耗。
对于硬开关和ZVS开关，低COSS将减少关断损耗。
低CISS将减少栅极驱动功率，因为PFC通常工作在100KHz以上的某个频率。
高dv/dt抗扰能力以实现可靠运行。
如果需要MOSFET并联，高栅极阈值电压（VTHGS）（3~5V）可以提供帮助，并且其提供的抗扰性可经受dv/dt状况再次出现带来的影响。
动态开关期间，MOSFET寄生电容的突变会导致栅极振荡，而增加栅极电压。这会影响到长期的可靠性。
栅极ESR非常重要，因为高ESR会增加关断损耗，尤其是在ZVS拓扑中。
针对这一应用，推荐使用UniFET、UniFET II、常规SuperFET和SupreMOS MOSFET。FCH76N60N是市场上采用TO-247封装、具有最低RDS（ON）的超级结MOSFET之一。通过SupreMOS技术，设计工程师可以提高效率和功率密度。FCP190N60是最新加入到SuperFET II系列MOSFET的产品。相比SuperFET I MOSFET，RSP改善了1/3，使之成为离线AC-DC应用的理想选择。
次级侧同步整流：同步整流也被称为“有源”整流，它采用MOSFET替代二极管。同步整流用于提升整流效率。通常，二极管的压降会在0.7V至1.5V之间变化，而在二极管中产生较高功率损耗。在低压DC/DC转换器中，该压降非常显著，将导致效率下降。有时会使用肖特基整流器来代替硅二极管，但由于电压升高，其正向压降也将增加。在低压转换器中，肖特基整流无法提供足够的效率，因而这些应用需要同步整流。
现代MOSFET的RSP已经显著减小，并且MOSFET的动态参数也已得到优化。当二极管被替换为这些有源受控MOSFET，便可实现同步整流。如今的MOSFET能够仅有几毫欧的导通电阻，并且可以显著降低MOSFET的压降，即便是在大电流下。相比二极管整流，这显著地提高了效率。同步整流不是硬开关，它在稳态下具有零电压转换。在导通和关断期间，MOSFET体二极管导通，使得MOSFET的压降为负，并引起CISS增加。由于这种软开关，栅极恒压（plateau）转变为零，从而有效地减少了栅极电荷。
以下是对同步整流的某些主要要求：低RSP；低动态寄生电容：这减少了栅极驱动功率，因为同步整流电路通常工作在高频下；低QRR和COSS减少了反向电流，当此拓扑工作在高开关频率下会成为一个问题，在高开关频率下，此反向电流充当了大漏电流；需要低tRR、QRR和软体二极管来避免瞬时击穿并降低开关损耗。导通为零电压开关。在MOSFET通道关断后，体二极管再次导通，当次级电压反向时，体二极管恢复，这将增加击穿的风险。活跃二极管可能需要在每个MOSFET上跨接一个缓冲电路；低QGD/QGS比。
采用飞兆半导体PowerTrench技术，RSP、COSS、CRSS、和QGD/QGS比均得以降低。PowerTrench MOSFET推荐用于次级有源整流。对于相同RDS（ON），PowerTrench的晶圆尺寸大约减小了30%，RSP减少了30%，因而在同步整流中降低了传导损耗。