有许多同志在设计电路和制作PCB的过程中，对去耦电容的选择还是缺乏认识甚至是存在很大的盲目性。这里就涉及的问题谈谈一二。
利用去耦电容滤除电路板上电源的高频噪声是工程中常用的方法。好的高频去耦电容电路可去除高达1GHz的高频成分。设计印制电路板的时，每个集成电路的电源和地之间都要加一个去耦电容。通常，瓷介电容和多层瓷介电容的高频特性较好。
去耦电容一般作如下作用：
1）、旁路掉器件的高频噪声（在电源和地之间为高频噪声提供低阻抗通路）。一般而言，工作频率越高，电容值越大，则电容的阻抗越小。
2）、作IC的储能电容，利用电容充放电原理提供和吸收该IC开门关门瞬间的充放电能。
在实际应用中，数字电路中典型的0.1uF去耦电容有5nH的分布电感，并行共振频率约为7MHz（只对此频率一下的噪声有较好的去耦作用）。而1uF、10uF的电容，平行共振频在20MHz以上，去除高频噪声的效果要好些。在电源进入印制板的地方放置一个1uF或10uF的高频去耦电容往往是有利的，即使是电池供电的系统也需要这种电容。
每10片左右的IC要加一片充放电电容（蓄放电容），大小一般可选10uF。最好不用电解电容，因为电解电容是两层薄膜卷起来的，这种结构在高频是表示为电感，最好选用钽电容或聚碳酸酯电容。
去耦电容值的取法不严格，一般可按公式C=1/f计算。对于微控制系统选0.1uF～0.01uF即可。同时在高频电路中要尽量使用贴片式的。顺便提一下，在实际应用当中，并不是电容越大，对高速电路就越有利的，相反，小电容才能被应用于高频电路。原因涉及到电容的寄生参数（如等效串联电阻、等效串联电感、泄漏电阻、介质吸收电容、介质吸收电阻等）对滤波效果的影响问题。这里作简单说明一下：电容的谐振频率由其等效串联电感和容值C共同决定，这两者的变化都会影响电容的谐振频率。电容在谐振点附近的阻抗是最低的，故设计时尽量选择谐振频率和实际工作频率相近的电容为佳。若工作的频率变化范围很大，则可选择一些谐振频率较低的大电容和谐振频率较高的小电容并用。
此外，在设计过程中选择电容还得考虑电容的介电常数、绝缘性、温度特性、耐压等影响。在高速PCB板中对电容的处理可总结如下几点：
A.减少电容的引线或引脚的长度
B.尽量使用宽的连线
C.优先并尽量选用贴装的电容
D.电容要尽量靠近器件的电源引脚并与之直接相连
E.电容之间别共用过孔
F.电容的过孔要尽量靠近其焊盘（能打在焊盘上最佳）
简单而言就是要降低电感。
电源纹波产生的原因及去耦电容的选取
1.电源纹波产生的原因
首先说明一下芯片电源引脚产生纹波的原因。如下是一个典型的门电路输出级，当输出为高时，Q3导通，Q4截止；相反，当输出为低时，Q3截止，Q4导通，
这两种状态都在电源和地之间形成了高阻态，限制了电源的电流。
图1 典型门电路输出级
但是，当状态发生变化时，会有一段时间Q3 Q4同时导通，这时在电源与地之间形成短暂的低阻抗，产生30- 100mA的尖峰电流。当门输出有低变高时，电源不仅
提供短路的电流，还要给寄生电容充电，使这个电流的峰值更大。由于电源线和地线总是有不同程度的电感，当电流突变时，会在电源线和地线上产生压降，这就是电源线和地线上的噪声；尤其对于周期信号，这样的噪声更明显，如下图。
图2 电源线和地线上的噪声
去耦电源是去除噪声的一种方法。当所有的信号脚工作于最大容量负载下同时开关时，去耦电容还提供给元件在时钟和数据变化期间正常工作所需的动态电压和电流。
去耦是通过在信号和电源平面之间提供一个低阻抗的电源来实现的。
2.电容的阻抗与谐振频率与去耦
1）电容去耦原理：电容在频率升高到谐振点之前，随着频率升高，阻抗降低，这就给高频噪声提供了一个低阻抗的泄放途径，剩下的低频能量就不足以发射出去了。
2）常用电容： 0.1uF和0.01uF电容是当今高速电路中最常用的去耦电容。一般来说SMT的电容的自谐振点不会超过500MhZ，而0.01uF电容的自谐振点在50-150MhZ之间；而且在实际使用中引线电感及过孔的存在会进一步降低谐振点，这使得再小的电容，实际的去耦频率也不会超过300MhZ。
3）电容并联：相同容值的电容并联，引线电感和寄生电感会因为并联而减小，使得整体阻抗减小，这样有利于提高去耦频率，同时，电容并联也能提供更多的能量。
4）电源层与地层构成电容：在多层PCB中，依赖电源层和地层形成的板间电容，有着较低的ESL，这也是高频去耦的重要手段。
5）去耦电容的选择：去耦电容不要什么都用0.1uF，要考虑去耦器件的工作频率和谐波。工作主频20Mhz以下的，用0.1uF，20M hz以上的用0.01uF，甚至更小的，并与0.1uF并联使用。（若添加磁珠，电容靠近IC，磁珠远离IC）