十进制加法器,十进制加法器工作原理是什么?

　　十进制加法器可由BCD码(二－十进制码)来设计，它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现，该校正逻辑可将二进制的“和”改变成所要求的十进制格式。
　　
　　n位BCD码行波式进位加法器的一般结构如图2.3(a)所示，它由n级组成，每一级将一对4位的BCD数字相加，并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。

　　
图2.3　十进制加法器

　　在十进制运算时，当相加二数之和大于9时，便产生进位。可是用BCD码完成十进制数运算时，当和数大于9时，必须对和数进行加6修正。这是因为，采用BCD码后，在二数相加的和数小于等于9时，十进制运算的结果是正确的；而当相加的和数大于9时，结果不正确，必须加6修正后才能得出正确的结果。因此，当第一次近似求值时，可将它看成每一级是一个4位二进制加法器来执行，就好像ｘ_i和ｙ_i是普通4位二进制数一样。设S'_i代表这样得到的4位二进制数和，C'_i＋1为输出进位，而S_i代表正确的BCD和，C_i＋1代表正确的进位，那么当ｘ_i＋ｙ_i＋C_i<10时，
　　
　　S_i＝S'_i
　　
　　当X_i＋Y_i＋C_i≥10时，
　　
　　S_i＝S'_i＋6
　　
　　显然，当C'_i＋1＝1或S'_i≥10时，输出进位C_i＋1＝1。因此，可利用C_i＋1的状态来产生所要求的校正因子：C_i＋1＝1时校正因子为6；C_i＋1＝0时校正因子为0。在图2.3(b)中，4位行波式进位的二进制加法器计算出和S'_i，然后S'_i经过第二级二进制加法器加上0或6，则产生最终结果S_i。