您好,欢迎来电子发烧友网! ,新用户?[免费注册]

您的位置:电子发烧友网>电子元器件>芯片引脚图>

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

2018年05月09日 09:40 电子发烧友网 作者: 用户评论(0

74ls193工作原理

193为可预置的十进制同步加/减计数器,共有54193/74193,54LS193/74LS193两种线路结构形式。其主要电特性的典型值如下:

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

193的清除端是异步的。当清除端(CLEAR)为高电平时,不管时钟端(CDOWN、CUP)状态如何,即可完成清除功能。

193的预置是异步的。当置入控制端(LOAD)为低电平时,不管时钟(CDOWN、CUP)的状态如何,输出端(QA-QD)即可预置成与数据输入端(A-D)相一致的状态。

193的计数是同步的,靠CDOWN、CUP同时加在4个触发器上而实现。在CDOWN、CUP上升沿作用下QA-QD同时变化,从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CDOWN或CUP,此时另一个时钟应为高电平。

当计数上溢出时,进位输出端(CARRY)输出一个低电平脉冲,其宽度为CUP低电平部分的低电平脉冲;当计数下溢出时,错位输出端(BORROW)输出一个低电平脉冲,其宽度为CDOWN低电平部分的低电平脉冲。

当把BORROW和CARRY分别连接后一级的CDOWN、CUP,即可进行级联。

74ls193引脚图

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

引出端符号

BORROW错位输出端(低电平有效)

CARRY进位输出端(低电平有效)

CDOWN减计数时钟输入端(上升沿有效)

CUP加计数时钟输入端(上升沿有效)

CLEAR异步清除端

A-D并行数据输入端

LOAD异步并行置入控制端(低电平有效)

QA-QD输出端

74ls193引脚功能

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

74ls193真值表

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

极限值

电源电压7V

输入电压

54/741935.5V

54/74LS1937V

工作环境温度

54×××-55~125℃

74×××0~70℃

储存温度-65℃~150℃

74ls193逻辑图

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

74ls193时序图

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

推荐工作条件:

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

静态特性(TA为工作环境温度范围)

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

动态特性(TA=25℃)

74ls193中文资料汇总(74ls193引脚图及功能_工作原理及应用电路)

    本文导航

非常好我支持^.^

(258) 96.3%

不好我反对

(10) 3.7%

( 发表人:金巧 )

      发表评论

      用户评论
      评价:好评中评差评

      发表评论,获取积分! 请遵守相关规定!