74ls191引脚图
74LS191为可预置的四位二进制加/减法计数器，其管脚图如图所示：
74ls191引脚功能
RCO进位/借位输出端
MAX/MIN进位/借位输出端
QA-QD计数输出端
U/D计数控制端
CLK时钟输入端
LOAD异步并行置入端（低电平有效）。
74LS191逻辑功能
74ls191应用电路
1、利用同步二进制可逆计数器74LS191接成同步八进制计数器。
74LS191是16进制同步计数器，要做8进制计时器，就要在输出为8时给输入端置0。于是的8进制计数器真值表。
由真值表的逻辑函数式：
Y=O’3
于是得设计电路：
2、试用二进制计数器74LS191接成24秒倒计时器。
设计说明：首先将开关j1置地端，这时给组合逻辑电路置入“24”。然后将j1置VCC，电路开始倒计时。计时过程中将j1置地可以暂停计时，j1置VCC后继续计时。当计时结束后（即为“00”时）停止计时。若要重新计时，只需重新启动即可。
右边的组合逻辑电路的功能是让计时器在“00”时停止计时。
