中频还原模块设计 - 基于固态存储技术的DRFM设计

　　中频信号还原模块完成处理后的信号的还原，主要由FPGA、高速DAC、后端调理电路、时钟分配电路、控制信号发生电路，电源6部分组成，其中FPGA负责将处理之后的数据发给D/A转换器以及整块中频还原卡的控制。高速ADC完成模/数转换功能，后端调理电路提供A/D转换后的滤波和信号放大功能，时钟电路为系统提供高精度、低抖动的时钟信号，其构成框图如图3所示。

　　该设计的高速DAC拟采用美信公司的高速DAC——MAX5887。MAX5887是先进的14位、500MS/s数/模转换器(DAC)，设计用于满足要求性能苛刻的信号合成应用。该DAC工作于3.3 V单电源，提供优越的动态性能，如76 dBc的无杂散动态范围(SFDR)(Fout=30 MHz时)。MAX5887具有集成的1.2 V带隙基准和控制放大器，以保证高精度和低噪声特性。此外，单独的基准输入允许用户外接基准，以获得最大的灵活性和提高增益精度。该设计为提高D/A转换器的性能，采用精密的、低压差、微功耗电压基准、温度系数低至5 ppm/℃(最大值)的MAX6161来为MAX5 887提高参考。

　　2.3 固态存储模块设计

　　数字射频存储器的一个技术难点就是实现大容量高速数据的存储与读取。而固态电子硬盘在存储容量和存取速度方面都能满足该设计的需求。固态电子硬盘卡以FPGA为控制核心，以FLASH为存储介质，板上采用两片型号为XC3S5000 FPGA，每片FPGA控制36片NAND FLASH，其结构如图4所示。每片FLASH128 MB，合计约9.2 GB容量。

　　外部数据流以LVDS的方式通过C96接口传入固态电子硬盘，以I/O方式把数据从固态电子硬盘读出。两片FPGA之间通过普通I/O互联，A片FPGA负责数据接收以及两片FPGA之间的数据分配。这样就解决了存取速度和存储容量的问题。

　　3 结语

　　本文采用基于PXIE的模块化设计，在工程应用领域具有更大的灵活性，系统完成了包括中频信号采集模块、中频信号还原模块和固态存储模块等电路的设计。中频采集模块采用6路采样率为250 MHz、采样精度为14位的高速A/D进行采样，中频还原模块采用6路采样率为500 MHz、精度为14位的高速DAC进行数/模转换。