ADF4378BCCZ是一款高性能、超低抖动、整数N 具有集成电压控制的相控阵锁相环（PLL） 理想情况下，振荡器（VCO）和系统参考（SYSREF）重定时器 适用于数据转换器和混合信号前端（MxFE）时钟 应用。高性能PLL具有−239 dBc/Hz：归一化 带内相位噪声本底，超低1/f噪声，高 可实现超低的相位/频率检测器（PFD）频率 带内噪声和集成抖动。基本VCO和 ADF4378的输出分频器产生800 MHz以下的频率 至12.8 GHz。ADF4378集成了所有必要的电源 旁路电容器，可节省紧凑电路板上的电路板空间。
对于多数据转换器和MxFE时钟应用， ADF4378简化了所需的时钟校准和校准程序 与其他时钟解决方案通过实施自动 引用输出同步功能，匹配的引用 跨过程、电压和温度特性输出延迟， 小于±0.1 ps，无抖动参考输出延迟 调整能力功能。
通用脉冲重定时器功能允许可预测的 以及SYSREF的精确多芯片时钟和脉冲对齐， SYNC和多芯片同步（MCS）架构。 JESD204B和JESD204C子类1解决方案由 将ADF4378与分布的集成电路（IC）配对 参考和SYSREF信号对。脉冲重定时器功能 通过允许广泛分布来简化系统设计 SYSREF只满足较慢的参考频率时序vs. 更严格的输出时钟时序。串行外设 接口（SPI）可选电流模式逻辑（CML）/低压 正/伪发射极耦合逻辑（LVPECL）或低压差分 信令（LVDS）SYSREF输入和LVDS SYSREF输出 允许CML到LVDS信号转换，从而简化时钟 和各种转换器的SYSREF对齐。脉冲重定时器 功能也可与收发器MCS信号和SYNC一起使用 其他IC的信号。
应用程序
高性能数据转换器和MxFE时钟
无线基础设施（MC-GSM、5G）
测试与测量
具有集成数据转换器的FPGA
ADF4378BCCZ 的特点
- 输出频率范围：800 MHz至12.8 GHz
- 抖动=18 fsRMS（集成BW：100 Hz至100 MHz）
- 抖动=27 fsRMS（ADC SNR方法）
- 宽带噪声地板：-160 dBc/Hz@12 GHz
- PLL规格：
- -239 dBc/Hz：标准化带内相位噪声地板
- -147 dBc/Hz：标准化带内1/f噪声
- 相位检测器频率高达500 MHz
- 参考输入频率高达1 GHz
- 典型的-100 dBc PFD马刺
- 参考输出延迟规格：
- 零件对零件标准偏差：3 ps
- 温度漂移：0.03 ps/℃
- 调整步长：<+/-0.1 ps
- 多芯片输出相位校准
- 重定时LVDS SYSREF输出
- 3.3 V和5 V电源
- 7毫米x 7毫米48引线LGA
