PGL25G-6IMBG324 封装MBG324 可编程逻辑芯片

1.1 Logos系列FPGA产品特性  低成本、低功耗  低功耗、成熟的40nm CMOS工艺  低至1.1V的内核电压  支持多种标准的IO  多达308个用户IO，支持1.2V、1.5V、 1.8V、2.5V、3.3V IO 标准  支持HSTL、SSTL存储接口标准  支持MIPI D-PHY接口标准  支持LVDS 、 MINI-LVDS 、 SUB-LVDS、SLVS（MIPI二线电平 标准）、TMDS（应用于HDMI、DVI 接口）等差分标准  可编程的IO BUFFER，高性能的IO LOGIC  灵活的可编程逻辑模块CLM  LUT5逻辑结构  每个CLM包含4个多功能LUT5、6个寄存器  支持快速算术进位逻辑  支持分布式RAM模式  支持级联链  支持多种读写模式的DRM  单个DRM提供18Kb存储空间，可 配置为2个独立的9Kb存储块  支持多种工作模式，包括单口（SP） RAM、双口（DP）RAM、简单双 口（SDP）RAM、ROM以及FIFO 模式  双口RAM和简单双口RAM支持双 端口混合数据位宽  支持Normal-Write，Transparent-Write 以及Read-before-Write(1)写模式  支持Byte-Write 功能  高效的算术处理单元APM  每个APM支持1个18*18运算或2 个9*9运算  支持输入、输出寄存器  支持48bit累加器  支持“Signed”以及“Unsigned”数 据运算  集成存储控制器硬核HMEMC  支持DDR2、DDR3、LPDDR  单个HMEMC支持x8、x16数据位宽  支持标准的AXI4总线协议  支持 DDR3 write leveling 和 DQS gate training  DDR3最高速率达800Mbps  集成ADC硬核  10bit 分辨率、1MSPS(独立 ADC 工 作)采样率  多达12个输入通道  集成温度传感器  丰富的时钟资源  支持3类时钟网络，可灵活配置  基于区域的全局时钟网络  每个区域有4个区域时钟，支持垂直 级联  高速IO时钟，支持IO时钟分频  可选的数据地址锁存、输出寄存器  集成多个PLL，每个PLL支持多达5 个时钟输出  灵活的配置方式  支持多种编程模式  JTAG 模式符合 IEEE 1149 和 IEEE 1532 标准  Master SPI 可选择最高 8bit 数据位 宽，有效提高编程速度  支持BPI x8/x16、Serial slave、Parallel slave 模式  支持AES-256位流加密(2)，支持64bit UID 保护  支持SEU检错纠错  支持多版本位流回退功能  支持看门狗超时检测  支持编程下载  支持在线调试