ISE环境下基于Verilog代码的仿真测试pdf下载
大小:311KB 人气: 2018-02-24 需要积分:3
ISE 环境下基于 Verilog 代码的仿真测试 在 Verilog 源代码编写完毕后,需要编写测试平台来验证所设计的模块是否 满足要求。ISE 软件提供了两种测试平台的建立方法,一种是使用 HDL Bencher 的图形化波形编辑功能编写,即波形图仿真;另一种就是利用 HDL 语言,即代 码仿真。由于后者功能更加强大,所以这里举例介绍基于 Verilog 语言的测试平 台建立方法。 本例为一个计数分频时序电路,主要是将 10MHz 的时钟频率分频为 500KHz 的时钟,源代码的编写过程中需要定义一个计数器,以便准确获得 1/20 分频。
第一步:建立工程后,编写如下源代码:
module fenpin(RESET,F10M,F500K);
input F10M,RESET; output F500K;
reg F500K;
reg[7:0] j;
always@(posedge F10M)
if(!RESET)
begin F500K<=0;
j<=0;
end
else
begin if(j==19) begin j<=0; F500K<=~F500K;
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
下载地址
ISE环境下基于Verilog代码的仿真测试pdf下载下载
相关电子资料下载
- GITEX Global 2023 | 华为HiSec智能安全加速演进,SASE安全解决方案中东区域首次发布 59
- 多核应用调试工具CodeViser介绍 90
- 虹科干货 | Redis Enterprise 自动分层技术:大数据集高性能解决方案 70
- Redis Enterprise自动分层技术:大数据集高性能解决方案 79
- 通过Splashtop Enterprise实现更高的效率 315
- ERS在ISES23发表精彩演讲 118
- Dear Reality推出SPATIAL CONNECT for Wwise——XR音频制作新高度 93
- JK触发器与T触发器的Verilog代码实现和RTL电路实现 106
- 华为全联接大会2023|华为HiSec智能安全全新升级,重磅发布HiSec SASE安全方案 249
- NVIDIA AI Enterprise 4.0 推出,助力企业构建生产就绪的生成式 AI 为业务赋能 163