AD9554 是一款低环路带宽时钟转换器，可针对包括同步光纤网络(SONET/SDH)的许多系统提供抖动清除和同步功能。 AD9554产生的输出时钟可以与多达四路外部输入参考时钟同步。 数字PLL(DPLL)可以降低与外部参考时钟相关的输入时间抖动或相位噪声。 借助数字控制环路和保持电路，即使所有参考输入都失效，AD9554也能持续产生低抖动输出时钟。
AD9554的工作温度范围为−40°C至+85°C工业温度范围。如果需要该器件的单或双DPLL版本，请分别参考AD9557或AD9559。
应用
- 网络同步，包括同步以太网和同步数字体系(SDH)至光纤传输网络(OTN)映射/解映射
- 清除基准时钟抖动
- 最高达到OC-192的SONET/SDH时钟，包括FEC
- Stratum 3保持、抖动清除及相位瞬态控制
- 有线基础设施
- 数据通信
- 在保持模式下稳定性支持GR-1244 Stratum 3
- 支持平稳的参考切换，几乎不会干扰输出相位
- 支持Telcordia GR-253抖动产生、转换和容差，适用于SONET/SDH至OC-192系统
- 支持ITU-T G.8262同步以太网从时钟
- 支持ITU-T G.823、ITU-T G.824、ITU-T G.825和ITU-T G.8261
- 自动/手动保持和参考切换
- 自适应时钟可动态调整反馈分频器，用于OTN映射/解映射应用
- 四通道数字锁相环(DPLL)架构，带四个基准输入电压（单端或差分）
- 4x4交叉点允许任意基准输入驱动任意PLL
- 输入参考频率范围：2 kHz至1000 MHz
参考验证和频率监控：2 ppm - 可编程设置输入参考的切换优先级
20位可编程输入参考分频器 - 8路差分时钟输出，每个差分对均可配置为HCSL、LVDS兼容或LVPECL兼容
- 输出频率范围：430 kHz至941 MHz
- 数字PLL集成可编程18位整数和24位小数反馈分频器
- 可编程环路带宽：0.1 Hz至4 kHz
- 可选片外EEPROM存储上电Profile
- 72引脚(10 mm x 10 mm) LFCSP封装
ADCLK854
ADCLK946
ADCLK954
ADCLK914
ADCLK905
ADCLK907
ADCLK925
AD9513
AD9515
AD9514
MAX3841
MAX9392
MAX9393
MAX9394
MAX9390
MAX9176
MAX9389
MAX9388
MAX9321
MAX9321B
MAX9180
MAX3783
MAX9155
MAX9152
MAX3840
HMC859
HMC959
AD9554
