基于AES算法研究与设计
大小:1.00 MB 人气: 2017-12-03 需要积分:0
标签:AES(32966)
由于对广泛使用的AES算法的性能要求越来越高,基于软件的密码算法已经越来越难以满足高吞吐量密码破解的需求,因此越来越多的算法利用现场可编程逻辑门阵列( FPGA)平台进行加速。针对AES算法在FPCA硬件上存在的开发复杂度高且开发周期长等问题,采用高层次综合( HLS)设计方法,使用高级程序语言描述并设计AES硬件加速算法。首先利用循环展开等提高运算并行度;其次使用资源平衡技术进行优化,充分利用片上存储和电路资源;最后添加全流水结构,提高整体设计的时钟频率和吞吐量,同时也详细对比分析基准设计、利用结构展开、资源均衡以及流水线优化方法的设计。经过实验表明,在Xilinx xc72020clg484 FPCA芯片上,最终AES算法的时钟频率最高达到127. 06 MHz,而吞吐量达到了16. 26 Cb/s,较之基准的AES设计,性能提升了三个数量级。
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
下载地址
基于AES算法研究与设计下载
相关电子资料下载
- 末端回路监测模块AESP100-2P 搭配空开计量电流电压 37
- Chae$4:针对金融和物流客户的新Chaes恶意软件变体 571
- AESA雷达的优势有哪些 AESA雷达系统如何工作 506
- AES HWIP技术规格 225
- DT5M1026系列MCU带AES、SHA算法、12位ADC、超低功耗 362
- 应用在物联网节点的SHA和AES解决方案 145
- AMD MPSoC R5 AES示例 165
- 加密算法如何保护嵌入式设计 148
- 安科瑞AESP110末端监测模块 配合断路器 实现预报警 监测 192
- 北汇信息于AES 2023第四届中国国际汽车以太网峰会发表DDS协议测试主题演讲 223