基于AES算法硬件优化及IP核应用
大小：0.90 MB 人气： 2017-11-02 需要积分：1
标签：AES(32965)
根据AES算法的特点，从3方面对算法硬件实现进行改进：列混合部分使用查找表代替矩阵变换，降低算法实现的运算复杂度，采用流水线结构优化关键路径一密钥拓展，提升加密速度，利用FPGA定制RAM （BRAM）预存查找表进一步提升加密速度。优化后的AES算法在Virtex -6xc6vlx240T（速度等级-3）FPGA上实现，结果发现，AES算法共占用1 139个Slice，最大频率达到443.99 MHz，通量达到56.83 Gbit/s，效率达到49.89 （Mbit/s）/Slice;然后，对AES算法进行接口逻辑声明，将优化后AES算法封装成自定制IP核；最后，采用基于NIOS II的SOPC技术，构建了一个嵌入式AES算法加密系统，实现了数据通信中的高速加密。
非常好我支持^.^
(0) 0%
不好我反对
(0) 0%
下载地址
基于AES算法硬件优化及IP核应用下载
相关电子资料下载
- 末端回路监测模块AESP100-2P 搭配空开计量电流电压 37
- Chae$4：针对金融和物流客户的新Chaes恶意软件变体 571
- AESA雷达的优势有哪些 AESA雷达系统如何工作 506
- AES HWIP技术规格 225
- DT5M1026系列MCU带AES、SHA算法、12位ADC、超低功耗 362
- 应用在物联网节点的SHA和AES解决方案 145
- AMD MPSoC R5 AES示例 165
- 加密算法如何保护嵌入式设计 148
- 安科瑞AESP110末端监测模块 配合断路器 实现预报警 监测 192
- 北汇信息于AES 2023第四届中国国际汽车以太网峰会发表DDS协议测试主题演讲 223