74HC193;74HC7193二进制加减计数器规格书

74HC193;74HCT193 是一个 4 位同步二进制上/下计数器。上/下分离 时钟、CPU 和 CPD 分别简化了操作。输出同步更改状态 具有任一时钟输入的低电平到高电平转换。如果 CPU 时钟在保持 CPD 时发出脉冲 HIGH，设备将计数。如果 CPD 时钟在 CPU 保持高电平时发出脉冲，则设备将 倒数。任何时候只能将一个时钟输入保持为高电平，以保证可预测的行为。 设备可随时通过异步主复位输入（MR）清除;它也可能 通过激活异步并行负载输入 （PL） 并行加载。终端计数 （TCU） 和终端倒计时 （TCD） 输出通常为高电平。当电路达到时 最大计数状态为 15，CPU 的下一次 HIGH-to-LOW 转换将导致 TCU 去 低。TCU 将保持低电平，直到 CPU 再次变为高电平，从而复制计数时钟。同样 当电路处于零状态且 CPD 变为低电平时，TCD 输出将变为低电平。这 端数输出可用作下一个高阶电路的时钟输入信号 多级计数器，因为它们复制时钟波形。多级计数器将不会 完全同步，因为每个添加的阶段都会添加轻微的延迟时间差。 计数器可以通过电路的异步并联负载能力进行预设。信息 存在于并行数据输入（D0 至 D3）上的数据被加载到计数器中并出现在输出端 （Q0 至 Q3）与并联负载 （PL） 输入为低电平时的时钟输入条件无关。 主复位 （MR） 输入上的 HIGH 电平将禁用并行负载门，同时覆盖两者 时钟输入并将所有输出（Q0 至 Q3）设置为低电平。如果其中一个时钟输入在期间和之后为低电平 复位或加载操作时，该时钟的下一个低电平到高电平的转换将被解释为 合法信号，将被计算在内。输入包括箝位二极管。这样就可以使用电流 将用于连接输入的电阻限制为超过VCC的电压。