如何使用RF收发器实现简单的基带处理器

　　如今，无线系统无处不在，无线设备和服务的数量持续增长。设计完整的RF系统是一项跨学科设计挑战，模拟RF前端是其中最关键的部分。然而，AD9361等集成RF收发器的推出显著减少了此类设计的RF挑战。这些收发器可为模拟RF信号链提供数字接口，允许轻松集成到ASIC或FPGA，进行基带处理。基带处理器（BBP）允许在终端应用和收发器设备之间的数字域中处理用户数据。此外，使用Simulink等系统建模工具可以轻松完成基带处理器设计。然而，新手用户可能会发现难以理解和解决这个通信系统难题。本文尝试为无线传输通信系统设计和实施简单的RF基带处理器。设计使用AD9361 FPGA参考设计框架，在AD-FMCOMMS2-EBZ和Xilinx® ZC706平台上实施。本文第一部分详细描述该基带处理器的一般设计原则。该部分主要是BBP的理论介绍。在第二部分，使用ADI公司的 AD9361FPGA参考设计讨论BBP的实际硬件实施。值得注意的是，主要设计目标是使设计尽可能简单，并在实验室环境中演示快速无线数据传输。在使用和干扰RF频谱时，须考虑到法规及其他影响。

　　在两个正交信号IQ上重复数据

　　注意，载波相互独立且彼此不同步。因此，发射和接收载波之间存在相位和频率偏移。这将对接收器的解调产生不利影响。一个重要问题是信号反转，正交信号可能会反转其作用，因为偏移会定期合并和漂离。克服这种不确定性的简单方法是在两个正交信号上重复相同数据。

　　以串行形式发送和接收数据（按位）

　　大多数情况下，与BBP连接的RF前端接口是DAC和ADC。这些是模拟信号的数字接口。因此，不能简单地将数据发送到DAC 输入，并预计在ADC输出端获得相同数据。数据以串行形式发射，将单个位数据映射到DAC的全部分辨率。同样，数据以串行形式接收，从ADC的全部分辨率解映射。这提供了充足的冗余。如果这些是16位转换器，则接收器将从可能的65536数据集中决定1或0。仅这一点，便可以显著简化解码。