JTAG电路设计规范

2512884 2009-09-19 | rar | 433 | 次下载 | 免费

资料介绍

JTAG电路设计规范:本技术设计规范根据国家标准和原邮电部标准以及国际标准
IEEE STD 1149.1 系列标准编制而成。

目前，使用的芯片中越来越多的CPU、EPLD、FPGA、DSP 以及一些专用芯片（如ATM 层
专用芯片）等提供符合IEEE 1149.1 的JTAG 测试口，但很多设计人员不了解JTAG，对JTAG
口的处理较为随意。JTAG 电路的设计没有引起设计人员足够的重视，是较易被忽视的一个
环节，这种忽视给产品埋下了不稳定的隐患，甚至导致了严重的问题（参见附录：JTAG 使
用案例），极大地影响了产品的稳定和竞争力的提高。
本规范基于统一设计人员对JTAG 电路的认识，尽可能统一公司产品中JTAG 的电路设计，
提高产品的可靠性、稳定性，增强核心设计的竞争力。
2、范围
本规范适用于产品中所有具有符合IEEE Std 1149.1规范设计的JTAG器件的应用设计，
可用于指导JTAG的应用设计、开发、中试、生产。
3、定义
JTAG：Joint Test Ac tion Group，联合测试行动组合；
TAP：Test Access Port，测试存取通道；
TCK：Test ClocK input ，测试时钟输入；
TMS：Test Mode Select input，测试模式输入，在TCK 的上升沿取样，具有内部上拉；
TDI：Test Data Input，测试数据输入，在TCK 的上升沿取样，具有内部上拉；
TDO：Test Data Output，测试数据输出，三态，TCK 下降沿时改变并被驱动输出；
TRST：Test ReSeT input，异步复位TAP控制器为Test-Logic-Reset状态，具有内部上
拉，低有效，不能用于初始化芯片内系统逻辑。