芯片产品资料-第243页-电子发烧友网

选择过滤条件

产品类型：

供应商：

共计 10000 个结果

SN54LS590 具有输出寄存器的 8 位二进制计数器

这些设备均包含一个8位二进制计数器，用于为8位存储寄存器供电。存储寄存器具有并行输出。为二进制计数器和存储寄存器提供单独的时钟。二进制计数器具有直接清零输入CCLR \和计数使能输入CCKEN \。对于级联，提供纹波进位输出RCO \。通过将第一级的RCO \连接到第二级的CCKEN \，可以轻松地实现两级扩展。通过将每个级的RCO \连接到下一级的CCK，可以实现对更大计数链的级联。计数器和寄存器时钟均为正沿触发。如果用户希望将两个时钟连接在一起，则计数器状态将始终比寄存器提前一个计数。内部电路可防止时钟使能时钟。特性带寄存器的8位计数器并行寄存器输出 3态选择（ 'LS590）或开集极（'LS591）寄存器输出保证计数器频率：DC至20 MHz 参数与其它产品相比计数器/运算器/奇偶校验功能产品 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) ICC @ Nom Voltage (Max) (mA) tpd @ Nom Voltage (Max) (ns) IOL (Max) (mA) Function Type Rating Operating...

SN54ABTH32316 16 位三端口通用总线交换器

'ABTH32316由三个16位注册输入/输出（I /O）端口组成。这些寄存器结合了D型锁存器和触发器，允许数据在透明，锁存和时钟模式下流动。来自一个输入端口的数据可以交换到一个或多个其他端口。由于通用存储元件，可以在三个端口之间交换实时和存储数据的多种组合。每个方向的数据流由输出使能（OEA \，OEB \和OEC \），选择控制（SELA，SELB和SELC），锁存使能（LEA，LEB）控制，和LEC），以及时钟（CLKA，CLKB和CLKC）输入。当LEA为高电平时，A数据寄存器以透明模式工作。当LEA为低电平时，如果CLKA保持在高或低逻辑电平，则数据被锁存。如果LEA和时钟使能A（CLKENA \）为低电平，则数据存储在CLKA的低电平到高电平的转换中。输出数据选择由选择控制引脚完成。所有三个端口都具有低电平有效输出，因此当输出使能输入为低电平时，输出有效;当输出使能输入为高电平时，输出处于高阻态。当V CC 介于0和2.1 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保2.1 V以上的高阻态，OE \应通过上拉电阻连接到V CC ;电阻的最小值由驱动器的电流吸收能力决定。提供有源总线...

CD4025B-MIL CMOS 三路 3 输入或非门

CD4001B，CD4002B和CD4025B NOR门为系统设计人员提供NOR功能的直接实现，并补充现有的CMOS门系列。所有输入和输出均经过缓冲。 CD4001B，CD4002B和CD4025B型采用14引脚密封双列直插式陶瓷封装（F3A后缀），14引脚双列直插塑料封装（E后缀），14引脚小外形封装（M，MT，M96和NSR后缀）和14引脚薄型缩小外形封装（PW和PWR后缀）。特性传播延迟时间= 60 ns（典型值），C L = 50 pF，V DD = 10 V 缓冲输入和输出标准化对称输出特性 100％测试20 V时的最大静态电流 5 V，10 V和15 V参数额定值在整个封装温度范围内，18 V时的最大输入电流为1μA;在18 V和25°C时100 nA 噪声容限（在整个封装温度范围内）： V DD时的1 V = 5 V 2 V at V DD = 10 V 2.5 V，V DD = 15 V 符合JEDEC暂定标准No. 13B的所有要求，“标准B ??系列CMOS器件描述的规范“ 从Harris Semiconductor获得的数据表参数与其它产品相比门产品 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Schmitt Trigger F @ Nom ...

SN54LS280 9 位奇/偶校验发生器/检测器

这些通用的单片九位奇偶校验发生器/检查器采用肖特基钳位TTL高性能电路，并具有奇数/偶数输出，便于操作奇数或偶数奇偶校验应用。如典型应用数据所示，通过级联可以轻松扩展字长功能。 54LS /74LS系列和54S /74S系列奇偶校验发生器/检测器为设计人员提供了降低功耗和高性能之间的权衡。这些设备可用于利用'180奇偶校验发生器/检查器升级大多数系统的性能。虽然'LS280和'S280是在没有扩展器输入的情况下实现的，但是相应的功能是由引脚4处的输入可用以及引脚3处没有任何内部连接提供的。这允许'LS280和'S280替代即使'LS280'和'S280'与现有'180'混合，现有设计中的'180'也能产生相同的功能。这些设备与大多数其他TTL电路完全兼容。所有'LS280和'S280输入均经过缓冲，分别将驱动要求降低到5454 /74LS系列或54S /74S系列标准负载。特性为九条数据线生成奇数或偶数奇偶校验可为n-Bits级联可用于使用MSI奇偶校验电路升级现有系统 'S280的典型数据到输出延迟仅为14 ns，'LS280为33 ns 典型功耗：< ul> 'LS280 ... 80 mW 'S280 ... 335 mW 逻辑符号参数与其它产品相比计数器/运算器/奇偶校验功...

CD54HCT283 具有快速进位的高速 CMOS 逻辑 4 位二进制全加器

?? HC283和?? HCT283二进制全加器加上两个4位二进制数，如果总和超过15，则产生一个进位。 /p> 由于add函数的对称性，该器件可以与所有高电平有效操作数（正逻辑）或所有低电平有效操作数（负逻辑）一起使用。当使用正逻辑时，如果没有进位，则必须将进位输入连接为低电平。特性添加两个二进制数完全内部前瞻快速波动进行经济扩张使用正逻辑和负逻辑运行扇出（过温度范围） - 标准输出。。。。。。。。。。。。。。。 10 LSTTL负载 - 总线驱动器输出。。。。。。。。。。。。。 15 LSTTL负载宽工作温度范围。。。 -55°C至125°C 平衡传播延迟和转换时间与LSTTL逻辑IC相比显着降低功耗 HC类型 - 2V至6V工作 - 高噪声抗扰度：N IL = 30％，N IH = V CC 的30％V CC = 5V HCT类型 - 4.5V至5.5V操作 - 直接LSTTL输入逻辑兼容性，V IL = 0.8V（ Max），V IH = 2V（Min） - CMOS输入兼容性，I l V OL 1μA，V OH 参数与其它产品相比计数器/运算器/奇偶校验功能产品 Technology Family VCC...

CD54HCT4060 带振荡器的高速 CMOS 逻辑 14 级二进制计数器

?? HC4060和?? HCT4060均由振荡器部分和14个纹波进位二进制计数器级组成。振荡器配置允许设计RC或晶体振荡器电路。提供主复位输入，将计数器复位到全0 ??状态并禁用振荡器。 MR线上的高电平完成复位功能。所有计数器阶段都是主从触发器。在 O）的负转换中，计数器的状态以二进制顺序前进一步。所有输入和输出都是缓冲的。施密特触发器对输入脉冲线的作用允许无限制的上升和下降时间。为了在振荡器部分实现对称波形，HCT4060输入脉冲开关点与HC4060相同;只有HCT4060中的MR输入具有TTL切换电平。特性板载振荡器公共重置负边缘时钟扇出（过温度范围）标准输出。。。。 10 LSTTL负载总线驱动器输出。。。。 15 LSTTL负载宽工作温度范围。。。？55°C至125°C 平衡传播延迟和转换时间与LSTTL逻辑IC相比显着降低功耗 HC类型 < li> 2V至6V操作高噪声抗扰度：N IL = 30％，N IH = V CC的30％ at V CC = 5V HCT类型 4.5V至5.5V操作直接LSTTL输入逻辑兼容性，V IL = 0.8V（最大值），V IH = 2V（最小值） CMOS输入兼容性，I l V O...

CY54FCT163T 同步 4 位二进制计数器

\ x92FCT163T设备是高速同步模16二进制计数器。它们可同步预设，适用于可编程分频器。这些器件具有两种类型的计数使能（CEP和CET）输入，以及一个端子数（TC）输出，用于形成同步多级计数器的多功能性。 \ x92FCT163T器件具有同步复位（SR \）输入，可以覆盖计数和并行加载，并允许在时钟的上升沿同时复位输出。使用I off 为部分断电应用完全指定了这些器件。 I off 电路禁用输出，防止在断电时损坏通过器件的电流回流。特性功能，引脚分配和驱动器与FCT和F逻辑兼容减少V OH （通常= 3.3 V）等效FCT功能的版本显着改善噪声特性的边沿速率控制电路 I off 支持部分掉电模式操作 ESD保护超过JESD 22 2000-V人体模型（A114-A） 200-V机器型号（A115-A）< /li> 1000 V充电设备型号（C101）匹配上升和下降时间完全兼容TTL输入和输出逻辑电平 CY54FCT163T 32 mA输出灌电流 12 mA输出电流 CY74FCT163T 64 mA输出灌电流 32 mA输出电流参数与其它产品相比计数器/运算器/奇偶校验功能产品 Technology Family VCC (Min) (V) VC...

CD54HCT393 高速 CMOS 逻辑 4 级二进制计数器

?? HC393和?? HCT393是4级纹波进位二进制计数器。所有计数器阶段都是主从触发器。阶段的状态对每个时钟脉冲的负转变进行一次计数; MR线上的高电压电平将所有计数器重置为零状态。所有输入和输出都被缓冲。特性全静态操作缓冲输入公共重置否定-Edge Clocking 扇出（超温范围）标准输出。。。 10 LSTTL负载总线驱动器输出。。。 15 LSTTL负载宽工作温度范围。。。？55°C至125°C 平衡传播延迟和转换时间与LSTTL逻辑IC相比显着降低功耗 HC类型 < li> 2V至6V操作高噪声抗扰度：N IL = 30％，N IH = V CC的30％ at V CC = 5V HCT类型 4.5V至5.5V操作直接LSTTL输入逻辑兼容性，V IL = 0.8V（最大值），V IH = 2V（最小值） CMOS输入兼容性，I l V OL 时为1μA，V OH 从Harris Semiconductor获得的数据表参数与其它产品相比计数器/运算器/奇偶校验功能产品 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) F @ Nom Voltage (Max) (Mhz) I...

SN54AS867 同步 8 位加/减计数器

These synchronous, presettable, 8-bit up/down counters feature internal-carry look-ahead circuitry for cascading in high-speed counting applications. Synchronous operation is provided by having all flip-flops clocked simultaneously so that the outputs change coincidentally with each other when so instructed by the count-enable (,) inputs and internal gating. This mode of operation eliminates the output counting spikes normally associated with asynchronous (ripple-clock) counters. A buffered clock (CLK) input triggers the eight flip-flops on the rising (positive-going) edge of the clock waveform. These counters are fully programmable; they may be preset to any number between 0 and 255. The load-input circuitry allows parallel loading of the cascaded counters. Because loading is synchronous, selecting the load mode disables the counter and causes the outputs to agree with the data inputs after the next clock pulse. The carry look-ahead circuitry provides for cascading c...

SN54ALS163B 同步 4 位二进制计数器

这些同步，可预设，4位十进制和二进制计数器具有内部进位超前电路，适用于高速计数设计。 SN54ALS162B是一个4位十进制计数器。 \ x92ALS161B，\ x92ALS163B，\ x92AS161和\ x92AS163设备是4位二进制计数器。通过使所有触发器同时进行同步操作来提供同步操作，以便在计数使能（ENP，ENT）输入和内部门控指示时输出彼此一致地改变。这种操作模式消除了通常与异步（纹波时钟）计数器相关的输出计数尖峰。缓冲时钟（CLK）输入触发时钟输入波形的上升（正向）边沿上的四个触发器。这些计数器完全可编程;它们可以预设为0到9或15之间的任意数字。由于预置是同步的，在负载（LOAD \）输入设置低电平会禁用计数器并使输出在下一个时钟脉冲后与设置数据一致，无论启用输入的级别如何。 \ x92ALS161B和\ x92AS161设备的清除功能是异步的。无论CLK，LOAD \或使能输入的电平如何，清零（CLR \）输入的低电平都会将所有四个触发器输出设置为低电平。 SN54ALS162B，\ x92ALS163B和\ x92AS163器件的清零功能是同步的，CLR的低电平在下一个时钟脉冲之后将所有四个触发器输出设置为低电平，而不管使能输入的电平如何...

上页1...241242243244...1000下页

搜索历史