TPS70751-EP Enhanced Military Plastic Dual-Output Low-Dropout Voltage Regulator with Power Up Sequencing

TPS707xx系列器件旨在为TI DSP，处理器电源，ASIC，FPGA和双输出数字应用提供完整的电源管理解决方案电压调节器是必需的。定序功能的简易可编程性使该系列产品成为具有电源排序要求的任何TI DSP应用的理想选择。精确性，快速瞬态响应，SVS监控电路（上电复位），手动复位输入和使能功能等差异化特性提供了完整的系统解决方案。

TPS707xx系列稳压器提供非常好的功能。低压差（LDO）电压和双输出，具有上电顺序控制，主要用于DSP应用。这些器件具有极低的噪声输出性能，无需使用任何额外的滤波器旁路电容，并且具有快速瞬态响应，并且可以稳定使用10μF低ESR电容。

TPS70751具有固定电压3.3 V /1.8 V.稳压器1最高可支持250 mA，稳压器2最高可支持125 mA。独立的电压输入允许设计人员配置源功率。

由于PMOS器件表现为低值电阻，因此压差电压非常低（稳压器1上通常为83 mV），与电压成正比。输出电流。此外，由于PMOS传输元件是电压驱动器件，因此静态电流非常低并且与输出负载无关（在整个输出电流范围内最大值为230μA）。这个LDO系列还具有睡眠模式;将高信号应用于 EN （启用）关闭两个稳压器，在T _J = 25°时将输入电流降至1μA C.

当使能（ EN ）引脚连接到低电平输入电压时，器件使能。两个稳压器的输出电压分别在V _SENSE1 和V _SENSE2 引脚上检测。

序列（SEQ）引脚的输入信号控制两个稳压器的上电顺序。当器件使能且SEQ被拉高或保持开路时，V _OUT2 先导通，V _OUT1 保持截止，直到V _OUT2 达到其稳定输出电压的83％。此时，V _OUT1 打开。如果V _OUT2 被拉低到83％以下（即过载条件），则V _OUT1 被关闭。拉低SEQ反向上电顺序，V _OUT1 首先打开。 SEQ连接到内部上拉电流源。

对于每个稳压器，当稳压器关闭（禁用）时，有一个内部放电晶体管对输出电容放电。

电源正常（PG1）引脚报告电压状况在V _OUT1 。电源良好可用于为稳压器1提供的电路实现SVS。

TPS70751具有 RESET （SVS，POR，或上电复位）。 RESET 输出在欠压情况下启动DSP系统和相关数字应用中的复位。 RESET 表示V _OUT2 的状态和手动复位（ MR1 和 MR2 ）引脚。当V _OUT2 达到其调节电压的95％且 MR1 且 MR2 < /span>处于逻辑高电平状态， RESET 在120 ms延迟后进入高阻态。 RESET 在V _OUT2 稳压输出电压低于其稳压电压的95％（即过载条件）时进入逻辑低电平状态。要监视V _OUT1 ，PG1输出可以连接到 MR1 或 MR2 。

器件具有欠压锁定（UVLO）电路，可防止内部稳压器导通，直到V _IN1 达到2.5 V。