PLL1707 3.3V 双路 PLL 多时钟发生器

数据： 3.3 V Dual PLL Multi-Clock Generator 数据表

描述

PLL1707 很低成本，锁相环（PLL）多锁发生器。 PLL1707和PLL1708可以从27 MHz参考输入频率生成四个系统时钟。 PLL1707的时钟输出可通过采样频率控制引脚进行控制，而PLL1708的时钟输出可通过串行模式控制引脚进行控制。该器件通过消除外部元件，为客户提供成本和空间节省，使客户能够实现高性能音频DAC和/或ADC所需的极低抖动性能。 PLL1707和PLL1708非常适合使用27-MHz主时钟的MPEG-2应用，如DVD录像机，HDD录像机，多媒体PC的DVD附加卡，数字高清电视系统和机顶盒。

特性

27-MHz主时钟输入
生成的音频系统时钟（PLL1707）：
- SCKO0： 768 f _S（f _S = 44.1 kHz）
- SCKO1：768 f _S，512 f _S（f _S = 48 kHz）
- SCKO2：256 f _S（f _S = 32， 44.1,48,64,88.2,96 kHz）
- SCKO3：384 f _S（f _S = 32,44.1,48,64,88.2 ，96 kHz）
生成的音频系统时钟（PLL1708）：
- SCKO0：768 f _S（f _S = 44.1 kHz）
- SCKO1：768 f _S，512 f _S，384 f _S ，256 f _S（f _S = 48 kHz）
- SCKO2：256 f _S（f _S = 16,22.05,24,32,44.1,48,64,88.2,96 kHz）
- SCKO3：384 f _S（f _{S < /sub> = 16,22.05,24,32,44.1,48,64,88.2,96 kHz）}
零PPM错误输出时钟
低时钟抖动：50 ps（典型值）
多个采样频率（PLL1707）：
- f _S = 32,44.1,48,64,88.2,96 kHz
多个采样频率（PLL1708）：
- f _S = 16,22.05,24,32,44.1,48,64,88.2,96 kHz
3.3V单电源