0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

技术资讯 I 如何确定目标阻抗以实现电源完整性?

深圳(耀创)电子科技有限公司 2023-03-16 17:05 次阅读

本文要点

将 PDN阻抗设计为目标值有助于确保设计的电源稳定性。

PDN 目标阻抗在一定程度上会决定 PDN 上测得的任何电压波动。

确定目标阻抗需要考虑 PDN 上允许的电压波动、输出信号上允许的抖动,或将两者都考虑在内。

阻抗可能是用于普遍概括电子学所有领域信号行为的一项指标。在 PCB 设计中设计具体应用时,我们总是有一些希望实现的目标阻抗,无论是射频走线、差分对,还是阻抗匹配网络。要想确保电源完整性,就要按照 PDN 目标阻抗进行设计,但如何确定 PDN 目标阻抗是一项不小的挑战。

而遗憾的是,没有哪一项行业标准(甚至产品手册中也没有提供一定的规范)可以告诉我们,在 PCB 中实现电源完整性所需的目标阻抗是多少。为此,我们需要针对信号行为、允许的功率波动、甚至 PDN 的拓扑结构来确定最低要求。

1

对于电源完整性而言,

合适的目标阻抗是多少?

去耦电容有助于达到目标阻抗并保持电源完整性

不能想当然地认为任何 PDN 都需要一个特定的目标阻抗水平,因为事实并非如此简单。我们需要选择的阻抗值取决于几个因素,而且根据 PDN 的结构,可能很难确定哪些因素最为重要。影响目标阻抗值的主要因素包括:

电源总线上允许的电压波动

输出信号上允许的时序抖动

数字 IC 中的核心和逻辑电平

流入 PDN 的电流大小和带宽

PDN 是数字的还是模拟

PDN 的拓扑结构

要确定电源完整性的目标阻抗,有两种最常见的方法,即考虑上述列表中的前两项。虽然该列表中的所有要点都是相互关联的,但前两项通常用于确定 PDN 目标阻抗的设计目标。

最小电压波动的目标阻抗

需要一定的电压波动才能让一定量的电流流入 PDN,而产生电压波动所需的目标阻抗可以由欧姆定律确定。如果知道了允许的电压波动和开关期间的总电流消耗,就可以计算出与这两个值有关的 PDN 阻抗。

1d8f049e-c330-11ed-ad0d-dac502259ad0.png

PDN 目标阻抗方程

举个例子,只要翻阅一下主处理器的数据手册就可以确定限值。下图所示为 Kintex UltraScale FPGA 的电源电压数据。我们可以根据数据表中列出的电源电压的标称值、最小值和最大值(见下面的红框),对电源轨电压的波动设定一个限制。

1da5f488-c330-11ed-ad0d-dac502259ad0.png

某大型 FPGA 的电源电压数据

例如,在第一行中,如果我们考虑到 VCCINT 内部电源电压有 20% 的安全裕度,我们可以将允许的电源轨电压波动设置从 0.927 V 到 0.974 V。接下来,在产品手册中找到开关期间的电流消耗,并使用欧姆定律来确定设计中的 PDN 目标阻抗。只要该电源轨的 PDN 阻抗在整个信号带宽内低于目标值,那么任何电压波动都可以最小化。

最小抖动的目标阻抗

确保抖动最小化是一个重要的目标,有时也可用来确定 PDN 的目标阻抗。当一个数字器件进行开关操作并导致电源总线上的电压波动时,器件中不断变化的逻辑电平会导致信号中的时序和上升速率发生波动。显然,这两者相互依存,并创造了一个有趣的反馈系统,但要使抖动最小化,就必须使这种电源波动最小化。


抖动的典型值可以从 10ps/mV 到 100ps/mV(对于某些逻辑电路而言)不等。高精度时序和测量应用需要将抖动降低至 1 ps/mV。这方面的例子包括点云成像应用,如激光雷达、4D 雷达和其他电子光学应用。

拓扑结构

PDN 的拓扑结构也会影响目标阻抗,但并不是以我们预期的方式。典型 PCB 中的 PDN 可以有一个多总线拓扑结构。在这种拓扑结构中,通常有一个初级稳压器,将输入电压降至高逻辑电平 (5V),并将电源分支至总线。总线上也会放置其他稳压器,用于继续降低电压。详见下面方框图中的示意图。

1ee4975a-c330-11ed-ad0d-dac502259ad0.png

典型的 PDN 拓扑结构,一条电源总线上有多个电路模块

每个总线段上的不同电路模块和器件可以相互影响,这意味着由一个器件引起的 PDN 上的干扰可以传播到所有其他器件。这可以用 Z 参数矩阵来量化,它也称为阻抗参数矩阵。从该矩阵可以全面了解 PDN 阻抗,以及流入 PDN 某部分的电流如何在其他部分产生纹波。3D 电磁场求解器可用于确定网络参数矩阵,并在开始原型设计之前评估电路板的电源完整性。

2

努力降低 PDN 阻抗

一般来说,无论 PDN 的拓扑结构如何,我们都应该努力在所需带宽内将 PDN 阻抗降至最低。把 PDN 阻抗降到零是不可能的,但如果能把 PDN 阻抗降到毫欧级别,达到 GHz 级频率,那么设计就会非常顺利。如果使用大量具有不同 ESL 值的去耦电容和相邻平面,将有助于降低 PDN 阻抗,从而使电源总线电压波动和输出信号的抖动保持在一个较低的水平。

在所有设计挑战中,目标阻抗只是电源完整性的一个方面。Cadence Sigrity X 软件可以帮助我们评估设计中的电源完整性,并提供了一整套时域和频域仿真功能,以确定目标阻抗是否需要降低。Sigrity X 提供了一系列可以用于 PDN 阻抗分析的仿真功能,在全面评估系统功能并确保电源完整性上助您一臂之力。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电源
    +关注

    关注

    182

    文章

    16549

    浏览量

    244680
  • PDN
    PDN
    +关注

    关注

    0

    文章

    71

    浏览量

    22573
收藏 人收藏

    评论

    相关推荐

    构建系统思维:信号完整性,看这一篇就够了!

    设计的始终。电路原理设计是确保高速电路信号完整性的关键环节,包括 电路系统、原理框图及具体电路的设计 。信号完整性工程师必须精通这些基本技能,实现系统设计的
    发表于 03-05 17:16

    电源完整性问题是指什么?电源完整性分析

    电源的作用是为系统提供稳定的电压及电流。电源完整性问题是指电源的电压、纹波及噪声不满足系统的工作要求,通过合理的电源供电网络设计可以减小
    的头像 发表于 02-22 10:09 1130次阅读
    <b class='flag-5'>电源</b><b class='flag-5'>完整性</b>问题是指什么?<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>分析

    电源完整性设计的重要三步!

    ,特别是电源参考平面,应保持 低阻抗特性 ,可通过旁路电容和叠层调整来优化。2、多种电源的分割● 对于小范围的特定电源,如某IC芯片的核心工作电压,尽量在 信号层上敷铜 ,
    发表于 02-21 21:37

    要画好PCB,先学好信号完整性

    您的设计中,实现信号完整性问题的解决方案。 5 电路板叠层规划 高速设计的头等大事一定是电路板叠层。基板是装配中最重要的组成部分,其规格必须精心策划,避免不连续的阻抗、信号耦合和过量的电磁辐射。 在
    发表于 02-19 08:57

    如何确定目标阻抗实现电源完整性

    如何确定目标阻抗实现电源完整性
    的头像 发表于 11-27 16:49 262次阅读
    如何<b class='flag-5'>确定</b><b class='flag-5'>目标</b><b class='flag-5'>阻抗</b>以<b class='flag-5'>实现</b><b class='flag-5'>电源</b><b class='flag-5'>完整性</b>?

    PCB走线的电源完整性和PDN设计

    SI(信号完整性)研究的是信号的波形质量,而PI(电源完整性)研究的是电源波形质量, PI研究的对象是PDN(Power Distribution Network,
    发表于 11-09 11:44 717次阅读
    PCB走线的<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>和PDN设计

    通孔的阻抗控制对PCB信号完整性会触发什么样的影响?

    通孔的阻抗控制对PCB信号完整性会触发什么样的影响?
    的头像 发表于 10-17 11:56 292次阅读
    通孔的<b class='flag-5'>阻抗</b>控制对PCB信号<b class='flag-5'>完整性</b>会触发什么样的影响?

    信号完整性-阻抗与模型浅析

    我们把阻抗定义为电压和电流之比,通常用大写字母Z表示。Z = V/I。在信号完整性扮演重要角色的高速数字系统中,信号是指变化的电压或变化的电流。
    的头像 发表于 09-21 16:45 467次阅读
    信号<b class='flag-5'>完整性</b>-<b class='flag-5'>阻抗</b>与模型浅析

    电源完整性仿真和测试解决方案

    成为关键测试项目之一,另外芯片和 CPU 的供电电平也越来越小,使得它对电平的变化更加敏感。因而,近来不断地遇到客户咨询电源完整性的测试方案,所以是德科技的技术工程师们把电源
    的头像 发表于 09-12 11:23 1810次阅读
    <b class='flag-5'>电源</b><b class='flag-5'>完整性</b>仿真和测试解决方案

    Samtec 技术前沿 | 利用全新互连系统提高电源完整性和信号完整性

    摘要/前言 一种新的连接器系统 通过改善电源完整性来提高信号完整性 。优化电源完整性可提供更大的信号完整
    发表于 08-31 11:33 429次阅读
    Samtec <b class='flag-5'>技术</b>前沿 | 利用全新互连系统提高<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>和信号<b class='flag-5'>完整性</b>

    如何利用全新互连系统提高电源完整性和信号完整性

    一种新的连接器系统通过改善电源完整性来提高信号完整性。优化电源完整性可提供更大的信号完整性余量,
    的头像 发表于 08-30 10:37 830次阅读
    如何利用全新互连系统提高<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>和信号<b class='flag-5'>完整性</b>?

    信号完整性分析科普

    何为信号完整性的分析信号完整性包含:波形完整性(Waveformintegrity)时序完整性(Timingintegrity)电源
    的头像 发表于 08-17 09:29 3352次阅读
    信号<b class='flag-5'>完整性</b>分析科普

    信号完整性(SIPI)学习—传输线的阻抗

    信号完整性分析是基于传输线理论的,研究信号完整性必须从认识传输线开始,而传输线中最基本的概念就是阻抗和反射。
    的头像 发表于 06-14 15:40 4332次阅读
    信号<b class='flag-5'>完整性</b>(SIPI)学习—传输线的<b class='flag-5'>阻抗</b>

    使用SEGGER Linker的完整性检查功能

    在嵌入式产品应用中,为了保证系统数据在存储或者传输过程中的完整性,固件映像中通常包含完整性检查(integrity checks),检测映像是否损坏。例如,bootloader可以基于完整性
    发表于 05-18 13:50

    利用时域和频域巧解信号完整性/电源完整性的问题

    对象的点;有的问题则需要在时域中分析,比如时域阻抗。通过傅里叶变换,可以把时域变换到频域;通过傅里叶逆变换,把频域变换到时域。本文只是简单的举例描述时域和频域在分析信号完整性电源完整性
    的头像 发表于 05-14 10:45 587次阅读
    利用时域和频域巧解信号<b class='flag-5'>完整性</b>/<b class='flag-5'>电源</b><b class='flag-5'>完整性</b>的问题