0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

装满资料的硬盘会不会变重

电子工程师 来源:fqj 2019-05-14 10:00 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

硬碟是电脑内的必备元件,负责储存资料,但硬碟装资料后会变重吗?电脑内的资料是由0和1组成的数位讯息,它不是实体的文件、照片,所以乍看之下没有重量,但实际上却不是那么简单。虽然数位讯息是虚拟的,但硬碟需要用物理方式记录数位资讯,既然牵涉到实体,那么硬碟的重量就有机会因此改变。

目前市场上最常见的硬碟分为HDD(Hard Disk Drive,传统硬碟)和SSD(Solid-state drive,固态硬碟),我们就用它们纪录资料的原理,来探讨存满档案之后,硬碟重量是否会改变。

HDD:存档后重量不变,但通电会改变

HDD藉由磁极变化来纪录档案。HDD里面有磁性物质,藉由修改磁性物质的磁极方向,来记录0 和1 的数位讯息。磁极修改前后,由于硬碟没有新增或减少物质,因此HDD就算存满档案,硬碟重量也不会增加。

虽然HDD在通电运作的状况下,重量还是会改变,因为电子是有重量的,但只要切断电流,重量就不会增加。然而SSD又是另外一个故事。

SSD:电子数量增加,会变重

SSD的原理和随身碟一样,是使用快闪记忆体储存资料。快闪记忆体是用电子来记录0和1的讯息,电子是有重量的(每颗9.109 x 10 ^ -31 公斤),因此SSD 跟随身碟的重量都会随着档案的储存量而增加。

若以256 GB的SSD 硬碟为例,大约会有2.2 兆(2.2 x 10 ^ 12)个位元;假设一个存满档案的256GB硬碟,位元中有一半是“1”,也就是多了1.1 兆个电子,那么这颗硬碟的重量就会增加10^-18 公斤,大约是6.6 亿(6.626 x 10^8)个氢原子的重量,也就是10^-15 莫耳,是很微小的数字。

因此严格来说,SSD存档之后的重量会改变,但差别实在是太小了,平常根本感觉不出来。

英国科学家:网路的重量跟草莓一样

先前有英国科学家,也根据电子的重量与网路的资讯量,算出全世界的网路的重量大约是一颗草莓。但这是2011年的数字,网路资讯量呈指数成长,或许现在的重量已经跟大象一样重了。

以上是根据讯息传递、纪录的原理,从电子的重量与资讯量来推算资讯的重量,因此以上的数据只是个大概,硬碟实际的重量增减量更复杂。虽然硬碟重量的增减并不会影响它的操作,我们也完全感觉不出来,但我们可以从中了解,很多事情没有表面上那么单纯,若深入剖析,可以发现许多有趣的秘密。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 硬盘
    +关注

    关注

    3

    文章

    1355

    浏览量

    59572

原文标题:装满资料的硬盘会变重吗?

文章出处:【微信号:luomajqrxt,微信公众号:机器人学堂】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    多块 M.2 硬盘拆到崩溃?M.2 硬盘抽取盒才是救星!

    当电脑装多块M.2固态硬盘,你是否常为调取文件,不得不关程序、断电开机箱,在狭小空间拧螺丝、拔插硬盘?本需几分钟的操作,沦为耗时费力的工程;这就像有装满珍宝的保险库,取物却要大动干戈。你需要的不是
    的头像 发表于 10-11 15:15 492次阅读
    多块 M.2 <b class='flag-5'>硬盘</b>拆到崩溃?M.2 <b class='flag-5'>硬盘</b>抽取盒才是救星!

    浪涌多次作用后,TVS参数会不会漂移?

    常常会问:如果系统多次遭受浪涌冲击,TVS的参数会不会发生漂移?它还能保持原有的防护性能吗?一、TVS的工作机理与应力积累TVS在浪涌事件中承受的是极高的瞬态电流和功率
    的头像 发表于 08-21 10:01 467次阅读
    浪涌多次作用后,TVS参数<b class='flag-5'>会不会</b>漂移?

    三防漆与散热的关系:涂层会不会影响设备散热?

    电子设备的散热与防护同样重要,前者保证芯片、元件在工作温度内稳定运行,后者避免水汽、灰尘破坏电路。很多人担心:PCB板涂覆三防漆后,涂层会不会像“保温层”一样阻碍散热?其实两者的平衡关键在“涂层特性
    的头像 发表于 07-28 10:17 628次阅读
    三防漆与散热的关系:涂层<b class='flag-5'>会不会</b>影响设备散热?

    如果主节点使用AD2433,从节点使用AD2428,会不会有什么风险点?

    如果主节点使用AD2433,从节点使用AD2428,会不会有什么风险点?晚上找不到AD2433的数据手册,感谢各位把遇到的问题提前预警一下。 万分感谢!
    发表于 04-15 07:09

    使用DLPC4422+DLP650NE+三色LED,原理设计DLPC4422的LMPSTAT这个管脚悬空未接,会不会有什么影响?

    设计投影仪,使用DLPC4422+DLP650NE+三色LED,原理设计DLPC4422的LMPSTAT这个管脚悬空未接,会不会有什么影响
    发表于 02-26 06:57

    如果只用到DLPC3433的mipi输入,将并口进行接地处理(如下图)会不会对mipi-dsi的使能有影响呢?

    问下我如果只用到DLPC3433的mipi输入,将并口进行接地处理(如下图)会不会对mipi-dsi的使能有影响呢?
    发表于 02-26 06:54

    DLP3010EVM-LC使用HDMI在电脑分屏全屏显示图片的情况下,和直接从烧录的图片投影会不会有什么不同?

    我想知道使用HDMI在电脑分屏全屏显示图片的情况下,和直接从烧录的图片投影会不会有什么不同。 因为我在用普通的家用的投影时发现从HDMI分屏显示的图片比从U盘显示的图片效果要差。 图片在分屏上全屏显示,1280x720分辨率。
    发表于 02-21 06:22

    ads1253e是24位AD,实际使用中使用24位采样会不会误差很大?

    你好,我主要有以下两个问题: 1)ADS1253E共4路输入,我只用一路,比如我用CH1,我把CH1+接入信号,CH1-应该直接接地还是串联电阻接地还是其他方法? 2)ads1253e是24位AD,实际使用中使用24位采样会不会误差很大? 谢谢!
    发表于 02-14 07:12

    请问DAC8871不小心接错线,而且没共地,导致在VOUT端加了18V的电压,会不会烧坏芯片?

    请问DAC8871芯片由于不小心接错线,而且没VCC,VSS没有和DGND共地,导致我在VOUT端加了18V的电压,会不会烧坏芯片
    发表于 01-17 08:49

    ADS1274接了3.3V会不会烧毁芯片?

    由于原先的板子是1278的板子PWDN的8个通道全部接了3.3V,现在改成1274由于板子没换,PWDN的引脚也是接了3.3V。我看芯片手册上写着PWDN[8..5]必须0V,我想问问如果我接了3.3V会不会烧毁芯片?这样还能正常工作吗
    发表于 01-17 07:45

    AFE4400没有外接8MHZ的无源晶振,会不会影响SPI的通信?

    最近调试AFE4400的SPI,主控用nrf51822,SOMI一直都是低电平,没有输出。第一个问题是,我这边没有外接8MHZ 的无源晶振,会不会影响SPI的通信? 我们的硬件工程师设计的PDN
    发表于 01-15 08:11

    DAC7714的SPI直接接FPGA的3.3VIO,这样用长时间会不会随器件损耗接口通信出现不正常?

    DAC7714 的输入逻辑高电平手册中说明最大3.325V。由于使用的DAC7714 芯片较多,受板面积限制没有加电平转换芯片,DAC7714的SPI直接接FPGA的3.3VIO。使用过程没有什么问题。 请问,这样用长时间会不会随器件损耗接口通信出现不正常
    发表于 12-20 16:19

    ADS1271使用不当会不会出现采样率的主时钟不是这个对应关系的情况?

    ADS1271在MODE浮空的情况下采样率Wie主时钟的512分之一,即fs=fclk/512,如果使用不当,会不会出现采样率的主时钟不是这个对应关系的情况,例如当fclk=1024kHz时,理论上fs=2K,但实际上fs=1.2K或者其他,什么情况下会出现这种问题?
    发表于 12-20 08:24

    SATA硬盘与NVMe硬盘的比较

    随着存储技术的发展,硬盘驱动器(HDD)和固态硬盘(SSD)已经成为我们日常生活中不可或缺的一部分。SATA硬盘和NVMe硬盘作为两种主要的存储设备,它们在性能、价格、兼容性等方面有着
    的头像 发表于 12-19 14:40 6877次阅读

    74lv165时钟clk和ser信号的在上升沿是同时触发,请问会不会造成误采样?

    spec要求时钟clk和ser的信号建立时间在3.3v供电是需要大于5ns,但是由于硬件设计原因,导致时钟clk和ser信号的在上升沿是同时触发,请问会不会造成误采样? 如果造成误采样的话,是不是只能通过延时clk的方法来确保采样ser正确?
    发表于 12-12 08:35