BJ-EPM240学习板之乘法器设计实验
乘法器是众多数字系统中的基本模块。从原理上说它属于组合逻辑范畴：但从工程实际设计上来说，它往往会利用时序逻辑设计的方法来实现，属于时序逻辑的范畴。
通过这个实验使大家能够掌握利用FPGA/CPLD设计乘法器的思想，并且能够将我们设计的乘法器应用到实际工程中。乘法器的设计方法有两种：组合逻辑设计方法和时序逻辑设计方法。采用经合逻辑设计方法，电路事先将所有的乘积项全部计算出来，最后加法运算。采用时序逻辑设计方法，电路将部分已经得到的乘积结果右移，然后与乘积项相加并保存和值，反复迭代上述步骤直到计算出最终乘积。
在该实验中就是要利用时序逻辑设计方法来设计-一个16位乘法器，既然是利用时序逻辑设计方法那么就得利用时钟信号控制乘法器运算。用时序逻辑设计方法与用组合逻辑设计方法比较，它有什么好处呢？利用时序逻辑设计方法可以使整体设计具备流水线结构的特征，能适用在各种实际工程设计中。
更多关于BJ-EPM240学习板之乘法器设计实验请看视频。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1655文章
22283浏览量
630223 -
乘法器
+关注
关注
9文章
221浏览量
38520
发布评论请先 登录
相关推荐
热点推荐
使用Xilinx 7系列FPGA的四位乘法器设计
（Shinshu University）研究团队的最新设计中，一个专为 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了仅 11 个 LUT + 2 个 CARRY4 块，关键路径延迟达到 2.75 ns。这是一次令人印象深刻的工艺优化实践。
E203在基于wallace树+booth编码的乘法器优化后的跑分结果
优化思路
E203为了实现低功耗的要求，乘法器为基于booth编码和移位加法器结合的思路，优点是只需要一个加法器，而且该加法器还和除法器复用
发表于 10-27 07:54
E203V2长周期乘法器核心booth算法解读
E203V2乘法器所在模块为e203_exu_alu_muldiv.v，其中包含乘法和除法两大块，这里仅对乘法模块进行解读。
乘法模块首先进行booth编码，其目的为方便两个有符号数相
发表于 10-24 09:33
蜂鸟E203乘法器的优化——基8的Booth编码+Wallace树
考虑到蜂鸟原乘法器采用了基4的Booth编码，之后使用迭代的方法对每个周期使用加法器对部分积进行累加，结构如下：
从中考虑到两点优化：
① Booth编码的更改：（使用基8的Booth编码
发表于 10-24 07:28
Verilog实现使用Booth编码和Wallace树的定点补码乘法器原理
周期乘法器。乘法器，对于无符号乘法进行一位符号扩展后统一当作有符号数进行运算，因此需要17个迭代周期。为了改良乘法器性能，我们可以使用Booth编码和Wallace树的定点补码
发表于 10-23 08:01
改进wallance树乘法器优化方法
首先，根据之前分享的乘法器的优缺点，我们针对17周期的乘法器进行优化，为乘法设计的专用数据通路，为了保持e203的低功耗、低面积的优点、我们仍采用基4booth算法进行部分积生成，而对于原有的17
发表于 10-23 06:37
关于E203内核高性能乘法器优化（一）
一、简介
对于cpu各类测试程序，设计一个高性能的硬件乘法器模块无疑是提分最快的法案，本文将从乘法算法开始，到rtl设计进行详细的解释说明，并附带一部分源码。
二、乘法算法
乘法器
发表于 10-23 06:09
蜂鸟乘法器设计分享
蜂鸟的乘法器主体设计在ALU模块的子单元MDV模块中，MDV模块包括乘除法器逻辑设计，它只包含运算控制，但并不包含具体运算，它们都需要将部分积或者部分余数传入数据通路（dpath模块）中，从而实现
发表于 10-22 08:21
基4-Booth单周期乘法器的具体设计
本文主要讲解基4 Booth和wallace数高性能乘法器的设计，同时针对实际情况进行了些许优化。
基4-Booth单周期乘法器设计
针对e203的应用场景，本队考虑了其架构修改所要
发表于 10-22 08:07
改进型乘法器结构设计
的高32位。控制信号控制部分积产生和部分积压缩对操作数和部分积的处理,从而完成乘法器的乘法运算。
译码模块对乘法指令进行译码，基4 Booth编码接收控制信号对被乘数和乘数进行符号扩展并产生18个
发表于 10-22 07:51
蜂鸟E203乘法器改进
蜂鸟E203为了节约资源，乘法运算采用循环移位方式计算最终结果，这样的乘法器需要经过较多时钟周期来处理数据，导致处理数据效率较低。为了提高计算效率，这里分享一种基于流水线思想的乘法器，即采用多个
发表于 10-22 07:28
蜂鸟E203内核乘法器的优化
乘法器的优化实现一般从两个方面入手。第一是减少生成的部分积数量，另外就是减少部分积累加的延时。
在开源的E203源码中，32*32乘法器是利用radix-4 booth编码产生部分积，每个周期做一次
发表于 10-22 06:11
优化boot4乘法器方法
优化电路设计：在电路设计中，可以采用更快速的逻辑单元和存储器元件，优化关键路径和信号传输路线，从而降低延迟，缩短乘法器的运算周期。
固定位宽：Boot4乘法器可以处理不同位宽的数据，但是处理不同位宽
发表于 10-21 12:13
ADL5390 RF矢量乘法器技术手册
ADL5390矢量乘法器由一对匹配的宽带可变增益放大器组成，二者输出相加，每个放大器具有单独的线性幅度增益控制。如果两个输入RF信号正交，则可以将该矢量乘法器配置为矢量调制器，或将增益控制引脚用作
ADA-28F00WG乘法器Marki
ADA-28F00WG是一种高性能的模拟乘法器，能够将两个输入信号（电压或电流）进行乘法运算，并输出其结果。ADA-28F00WG乘法器采用高质量材料制造，并结合了最新的肖特基二极管和MMIC技术
发表于 02-12 09:25
工商网监
评论