0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思官方博客本周主打:云端时序收敛,高效可靠

电子工程师 来源:工程师李察 2018-12-01 08:52 次阅读

很多 FPGA 工程师所从事的项目,都需要大量的计算资源以缩短编译时间和周转时间。在赛灵思和 Plunify 的合作下,FPGA 工程师现在可以使用按需供应的云服务器以及以小时计费的许可证,来补充已有的计算基础设施。

使用Plunify Cloud云平台,FPGA 工程师使用按需供应的服务器不仅可以进行简单的Vivado 编译,也可以优化 FPGA 设计。这不仅节省了 IT 方面的支出,也避免了管理更多设施的麻烦。不用任何服务器管理,FPGA 工程师们就可使用无限量的服务器了。

在今年的三场赛灵思开发者大会上,Plunify 会展示如何使用云计算来加速 FPGA 设计,提升效率。

01

云端FPGA设计

FPGA Design in the Cloud

Plunify Cloud 云平台为 FPGA 工程师极大地简化了使用云服务器的技术与安全要求。

FPGA Expansion Pack是该平台上的一款应用,与赛灵思的 FPGA 工具完全整合,它可以让您直接在Vivado 工具上编译、优化 FPGA 设计。如果您使用 F1实例,您也可以创建亚马逊 FPGA 映像(AFI)。只需几次点击,您就可以加速 FPGA 编译,通过云计算的延展性实现最佳性能。

Plunify Cloud 云平台上的另一款应用AI Lab提供了一个预置 FPGA 工具的虚拟环境,您可以使用它进行研究和开发。任何 FPGA 工程师够可以在没有任何本地工具的情况下使用它。下面是AI Lab 的视频简介:

最后要介绍的是 Plunify 的InTimeFPGA 时序优化软件。InTime 使用机器学习优化 FPGA 时序和性能。它可以找出综合和布局布线的优化策略。下面的这个视频将为您介绍时序收敛和设计优化的重要性,以及InTime 是如何提供更好的收敛和性能的。

02

技术总结

Conclusion

云技术已经成熟。Plunify Cloud 作为一个简单易用的平台,让 FPGA 工程师利用云计算的强大能力来编译和优化设计。该平台操作简单、安全可靠,极大地简化了 FPGA 工程师们的工作流程,使工作效率迈上了一个新的台阶。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1599

    文章

    21273

    浏览量

    592799
  • 赛灵思
    +关注

    关注

    32

    文章

    1794

    浏览量

    130491
  • 云技术
    +关注

    关注

    1

    文章

    186

    浏览量

    18751

原文标题:赛灵思官方博客本周主打:云端时序收敛,高效可靠

文章出处:【微信号:gh_94c30763133f,微信公众号:FPGA那点事儿】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    CYUSB3014如何实现OTG的功能?

    我们用的平台是,想要通过CYUSB3014+FPGA实现OTG的功能,有几个问题,想请教一下。 1.是否有可以验证功能的EVK呢,我找了下FX3 DVK似乎买不到
    发表于 02-29 07:20

    有偿求助.芯片方案

    芯片电路图方案
    发表于 01-12 18:19

    科晟 DFN TO-252 SOP-8MOS管 试用无刷电机领域行业

    科晟MOS,打水泵风扇按摩椅电机浴霸自动马桶扫地机气泵等等 KORSUN MOSFET的优势主要表现在以下几个方面: 1、高效性能:KORSUN MOSFET采用先进的制程技术,具有良好的开关性能
    发表于 12-11 15:23

    AD9625的开发板AD-FMCADC3-EBZ能否与Virtex7直接连接?

    模数转换器AD9625的评估板AD-FMCADC3-EBZ能不能和的Virtex7系列FPGA开发板连接,我看到他们都具备JESD204B接口,物理接口上能直接连吗?还是说需要在使用转换接口来连接?
    发表于 12-08 08:25

    256核!昉发布全新RISC-V众核子系统IP平台

    实现高效的数据交换;该互联IP还具有高可扩展性、低时延、低功耗、高可靠性的特点。 Dubhe-90是昉科技Dubhe Max Performance系列旗舰产品,
    发表于 11-29 13:37

    记录一次时序收敛的过程

    在之前的文章里面介绍了Canny算法的原理和基于Python的参考模型,之后呢在FPGA上完成了Canny算法的实现,可是遇到了时序收敛的问题,记录一下。
    的头像 发表于 11-18 16:38 479次阅读
    记录一次<b class='flag-5'>时序</b><b class='flag-5'>收敛</b>的过程

    电源时序器有稳压功能吗?电源时序器是干什么用的?

    器是一种电子设备,它的作用是控制多个电源单元间的开启和关闭时序,从而保证系统的稳定性和可靠性。电源时序器通常由微控制器或者FPGA实现,可以根据用户需要编写相应的程序控制电源单元的开启和关闭
    的头像 发表于 10-16 16:16 2295次阅读

    【KV260视觉入门套件试用体验】Vitis AI 构建开发环境,并使用inspector检查模型

    推断开发平台,它可以帮助开发者在的 FPGA 和自适应 SoC 上实现高效的 AI 应用部署。它是一个强大而灵活的 AI 开发平台,它可以让您充分利用
    发表于 10-14 15:34

    HarmonyOS/OpenHarmony原生应用开发-华为Serverless云端服务支持说明(一)

    云端原生的实现,就现在来看,华为的Serverless应该是系统地考虑了这个问题。 而前端的实现,现在官方主推为“Stage模型+ArkTS+API9及以上”应用开发,我们认为通过以上方式实现
    发表于 10-08 10:22

    UltraFast设计方法时序收敛快捷参考指南(UG1292)

    电子发烧友网站提供《UltraFast设计方法时序收敛快捷参考指南(UG1292).pdf》资料免费下载
    发表于 09-15 10:38 0次下载
    UltraFast设计方法<b class='flag-5'>时序</b><b class='flag-5'>收敛</b>快捷参考指南(UG1292)

    时序分析基本概念解析

    正如“聚合”的意思(字典)“两个或多个事物聚集在一起的发生”。所以我们可以假设它也与 2 个时钟路径聚集在一起有关。 (了解时钟路径请参考另一篇博客-静态时序分析基础:第1部分“时序路径”)
    的头像 发表于 08-08 10:31 566次阅读
    <b class='flag-5'>时序</b>分析基本概念解析

    时钟偏移对时序收敛有什么影响呢?

    FPGA设计中的绝大部分电路为同步时序电路,其基本模型为“寄存器+组合逻辑+寄存器”。同步意味着时序路径上的所有寄存器在时钟信号的驱动下步调一致地运作。
    的头像 发表于 08-03 09:27 955次阅读
    时钟偏移对<b class='flag-5'>时序</b><b class='flag-5'>收敛</b>有什么影响呢?

    RQS设计收敛建议ID RQS_CLOCK-12

    本文聊聊“RQS_CLOCK-12”时钟设置建议以及它如何帮助达成时序收敛
    的头像 发表于 07-12 15:44 309次阅读
    RQS设计<b class='flag-5'>收敛</b>建议ID RQS_CLOCK-12

    唠一唠解决FPGA约束中时序收敛的问题

    FPGA时序收敛,会出现很多随机性问题,上板测试大概率各种跑飞,而且不好调试定位原因,所以在上板测试前,先优化时序,再上板。
    发表于 06-26 15:41 1265次阅读
    唠一唠解决FPGA约束中<b class='flag-5'>时序</b>不<b class='flag-5'>收敛</b>的问题