ADRF6603：高性能 Rx 混频器的技术剖析与应用指南

在无线通信系统的设计中，混频器是实现频率转换的关键组件。ADRF6603 作为一款高性能的 Rx 混频器，集成了分数 N 锁相环（PLL）和压控振荡器（VCO），为工程师提供了出色的性能和灵活性。本文将深入剖析 ADRF6603 的特性、工作原理、编程方法以及应用场景，帮助工程师更好地理解和使用这款产品。

文件下载：ADRF6603-EVALZ.pdf

一、ADRF6603 概述

ADRF6603 是一款高动态范围的有源混频器，其 RF 输入频率范围为 1100 MHz 至 3200 MHz，内部 LO 频率范围为 2100 MHz 至 2600 MHz。它采用先进的硅锗 BiCMOS 工艺制造，具有出色的线性度和低噪声性能。该混频器适用于蜂窝基站等应用场景，能够满足现代通信系统对高性能和高可靠性的要求。

（一）主要特性

1. 宽频率范围：RF 输入频率范围为 1100 MHz 至 3200 MHz，内部 LO 频率范围为 2100 MHz 至 2600 MHz，满足多种通信频段的需求。
2. 高线性度：输入 P1dB 为 14.8 dBm，输入 IP3 为 28.5 dBm，能够有效抑制互调失真，提高系统的动态范围。
3. 低噪声：单边带噪声系数在 IP3SET 引脚开路时为 14.3 dB，在 IP3SET 引脚接 3.3 V 时为 15.6 dB，有助于提高接收信号的质量。
4. 可编程性：通过 3 线 SPI 接口进行编程，方便用户根据不同的应用需求进行配置。
5. 小封装：采用 40 引脚、6 mm × 6 mm 的 LFCSP 封装，节省电路板空间。

（二）应用场景

ADRF6603 主要应用于蜂窝基站等通信系统中，能够实现 RF 信号的下变频，将高频信号转换为中频信号，便于后续的信号处理。其高性能和灵活性使得它在现代通信系统中具有广泛的应用前景。

二、工作原理

（一）PLL 与 VCO 工作机制

ADRF6603 的 PLL 采用分数 N 锁相环技术，能够生成精确的 LO 信号。参考输入信号可以进行分频或倍频处理，然后输入到 PLL 的相位频率检测器（PFD）中。PFD 的输出控制电荷泵，电荷泵的输出驱动外部环路滤波器，环路滤波器的输出再输入到集成的 VCO 中。VCO 的输出经过 2 倍频后，一部分输入到 LO 分频器，另一部分输入到可编程的 PLL 分频器。可编程的 PLL 分频器由 sigma-delta（Σ - Δ）调制器（SDM）控制，SDM 的模数可以在 1 至 2047 之间进行编程。

（二）混频器工作过程

有源混频器将单端 50 Ω 的 RF 输入转换为 200 Ω 的差分 IF 输出。IF 输出可以工作在高达 500 MHz 的频率范围内。混频器的核心采用高性能的 NPN 晶体管，将 RF 输入转换为电流，然后进行混频处理，最终输出差分信号。

三、技术规格

（一）RF 规格

在 (V{S}=5 V)、环境温度 (T{A}=25^{circ}C)、(f{REF}=153.6 MHz)、(f{PFD}=38.4 MHz)、高侧 LO 注入、(f_{IF}=140 MHz) 且 IIP3 采用 CDAC（0x1）和 IP3SET（3.3 V）优化的条件下，RF 规格如下：	参数	测试条件/注释	最小值	典型值	最大值	单位
内部 LO 频率范围		2100		2600	MHz
RF 输入频率范围（±3 dB）		1100		3200	MHz
输入 P1dB	-5 dBm 每个音调（音调间距 10 MHz）		14.9		dBm
二阶截点（IIP2）	-5 dBm 每个音调（音调间距 10 MHz）		55.3		dBm
单边带噪声系数	IP3SET = 3.3 V		15.6		dB
	IP3SET = 开路		14.4		dB
LO - IF 泄漏	在 1× LO 频率，RF 端口接 50 Ω 负载		-43		dBm

（二）合成器/PLL 规格

同样在上述测试条件下，合成器/PLL 的规格如下：	参数	测试条件/注释	最小值	典型值	最大值	单位
合成器频率范围		2100		2600	MHz
品质因数		-222			dBc/Hz/Hz
参考杂散		-107	-82	-85	dBc
相位噪声	1 kHz 至 10 kHz 偏移		-88		dBc/Hz
	100 kHz 偏移		-99.5		dBc/Hz
	500 kHz 偏移		-120		dBc/Hz
	1 MHz 偏移		-128		dBc/Hz
	5 MHz 偏移		-142		dBc/Hz
	10 MHz 偏移		-148		dBc/Hz
	20 MHz 偏移		-150		dBc/Hz
集成相位噪声	1 kHz 至 40 MHz 积分带宽		0.42		° rms

（三）逻辑输入和电源规格

逻辑输入和电源规格如下：	参数	测试条件/注释	最小值	典型值	最大值	单位
逻辑输入	输入高电压 (V_{INH})	1.4		3.3	V
	输入低电压 (V_{INL})	0		0.7	V
	输入电流 (I{INH}/I{INL})		0.1	5	µA
	输入电容 (C_{IN})		5		pF
电源	电压范围	4.75	5	5.25	V
	电源电流（PLL 仅）		97		mA
	外部 LO 模式（内部 PLL 禁用，LO 输出缓冲器关闭，IP3SET 引脚 = 3.3 V）		164		mA
	内部 LO 模式（内部 PLL 启用，IP3SET 引脚 = 3.3 V，LO 输出缓冲器打开）		274		mA
	内部 LO 模式（内部 PLL 启用，IP3SET 引脚 = 3.3 V，LO 输出缓冲器关闭）		261		mA
	掉电模式		30		mA

四、编程与初始化

（一）编程方法

ADRF6603 通过 3 线 SPI 端口进行编程，共有 8 个可编程寄存器，每个寄存器 24 位。这些寄存器控制着设备的各种功能，具体如下：	寄存器	功能
寄存器 0	PLL 的整数分频控制
寄存器 1	PLL 的模数分频控制
寄存器 2	PLL 的分数分频控制
寄存器 3	Σ - Δ 调制器抖动控制
寄存器 4	PLL 电荷泵、PFD 和参考路径控制
寄存器 5	PLL 启用和 LO 路径控制
寄存器 6	VCO 控制和 VCO 启用
寄存器 7	混频器偏置启用和外部 VCO 启用

（二）初始化序列

为确保 ADRF6603 正确上电，需要在 VCC 电源轨稳定在 5 V ± 0.25 V 后重置 PLL 电路。具体步骤如下：

1. 将 PLEN 位（寄存器 5，位 DB6）设置为 0，禁用 PLL。
2. 延迟 (>100 ms) 后，将 PLEN 位设置为 1，启用 PLL。 之后，按照寄存器 7、寄存器 6、寄存器 4、寄存器 3、寄存器 2、寄存器 1 的顺序进行编程，最后在延迟 (>100 ms) 后编程寄存器 0。

五、应用信息

（一）基本连接

ADRF6603 评估板的原理图展示了其基本连接方式。六个电源引脚应分别使用 100 pF 和 0.1 µF 的电容进行去耦，内部去耦节点（DECL3P3、DECL2P5 和 DECLVCO）也应按照原理图中的电容值进行去耦。RF 输入内部交流耦合，无需外部偏置；IF 输出为开集电极，需要从这些输出到 VCC 连接偏置电感。

（二）评估板配置

评估板可以使用内部 VCO 或外部 VCO 进行操作。使用外部 VCO 时，需要移除 R62 和 R12，在 R63 和 R11 中放置 0 Ω 电阻，并将外部 VCO 的输入连接到 VTUNE SMA 连接器，输出连接到 LO IN/OUT SMA 连接器。同时，需要更改内部寄存器设置以启用外部 VCO 操作。

（三）测试夹具

ADRF6603 的特性数据是在非常严格的测试条件下获取的。图 47 展示了典型的 AC 测试设置，通过采用各种技术来确保测试的准确性，消除信号生成和测量设备的干扰。

六、总结

ADRF6603 作为一款高性能的 Rx 混频器，具有宽频率范围、高线性度、低噪声等优点，适用于蜂窝基站等通信系统。通过深入了解其工作原理、技术规格、编程方法和应用信息，工程师可以更好地将其应用于实际设计中。在实际应用中，工程师还需要根据具体需求进行合理的配置和优化，以充分发挥 ADRF6603 的性能优势。你在使用 ADRF6603 时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。