10-/12-Bit, Low Power, Broadband MxFE AD9961/AD9963数据手册解读

在电子设计领域，高性能、低功耗的混合信号前端（MxFE）器件一直是工程师们关注的焦点。AD9961/AD9963作为Analog Devices推出的两款10/12位低功耗MxFE转换器，为无线通信、医疗仪器等众多应用提供了出色的解决方案。本文将深入解读AD9961/AD9963的数据手册，为电子工程师们在设计中提供参考。

文件下载：AD9961-EBZ.pdf

一、产品概述

AD9961/AD9963是引脚兼容的10/12位低功耗MxFE转换器，具备双100 MSPS ADC通道和双170 MSPS DAC通道。它们专为低功耗、低成本的通信系统收发信号路径而优化，集成了多种功能，如电源可扩展性、Tx增益控制和时钟乘法电路等。此外，该器件还具有5个模拟辅助输入/输出通道，采用72引脚LFCSP无铅封装，尺寸小巧，非常适合便携式和低功耗应用。

1.1 主要特性

• 高性能ADC和DAC：双10/12位ADC，采样率达100 MSPS，SNR = 67 dB（fIN = 30.1 MHz）；双10/12位DAC，采样率达170 MSPS，ACLR = 74 dBc。
• 低功耗设计：最大采样率下功耗小于425 mW，支持睡眠和掉电模式，可根据应用需求优化功耗。
• 灵活的数字接口：支持全双工和半双工数据接口，可与大多数数字基带处理器无缝连接。
• 集成辅助通道：5个模拟辅助输入/输出通道，其中3个为12位ADC输入，2个可配置为10位DAC输出，另外2个为独立的12位DAC输出。

1.2 应用领域

• 无线基础设施：如微微蜂窝、毫微微蜂窝基站。
• 医疗仪器：超声AFE等。
• 便携式仪器：信号发生器、信号分析仪等。

二、技术参数详解

2.1 发射路径（Tx Path）

2.1.1 DAC参数

AD9961的DAC分辨率为10位，AD9963为12位。差分非线性（DNL）分别为0.1 LSB和0.3 LSB，增益变化（内部参考）在-10%至+10%之间，增益匹配在-2.4%至+2.4%之间，偏移误差在-0.03%至+0.03%之间。满量程输出电流默认设置为2 mA，输出合规范围根据不同电源电压有所不同。 在AC特性方面，最大更新速率为175 MSPS，无杂散动态范围（SFDR）在不同输出频率下表现良好，如fOUT = 5 MHz时，AD9961的SFDR为78 dBc，AD9963为81 dBc。

2.1.2 数字滤波器

发射路径的数字滤波器支持SRRC（8×插值模式）、INT0（4×插值模式）、INT1（2×插值模式）和DAC（1×插值模式），输入速率分别为21.875 MHz、43.75 MHz、87.5 MHz和175 MHz。

2.2 接收路径（Rx Path）

2.2.1 ADC参数

AD9961的ADC分辨率为10位，AD9963为12位。差分非线性（DNL）分别为0.1 LSB和0.3 LSB，输入电压范围为±1.56 V p-p差分，输入电容为8 pF。 在AC特性方面，最大采样率为100 MSPS，无杂散动态范围（SFDR）在不同输入频率下表现良好，如fIN = 10.1 MHz时，AD9961和AD9963的SFDR均为77 dBc。

2.2.2 抽取滤波器

I和Q接收路径各有一个可旁路的2×抽取低通滤波器，能够将输出采样率降低2倍，同时抑制落入感兴趣频段的混叠信号。该滤波器在输出数据速率的40%范围内提供>70 dB的阻带抑制。

2.3 辅助转换器（Auxiliary Converters）

2.3.1 辅助ADC

辅助ADC为12位SAR转换器，输入电压范围为0至3.2 V，最大采样率为50 kHz。其转换时钟可通过可编程二进制除法从CLK输入信号生成，频率可编程。

2.3.2 辅助DAC

AD9963具有两个10位辅助DAC和两个12位辅助DAC，适用于校准和控制功能。10位DAC具有可选的满量程电压和输出范围，12位DAC的输出电压可根据不同的设置进行调整。

2.4 电源供应

AD9961/AD9963的电源分布较为复杂，不同功能模块的电源要求不同。Rx ANLG、Rx ADCs、SPI和数字核心、时钟和DLL等模块工作在1.8 V电源，Tx DACs、AUX DACs和数字I/O模块的电源电压范围为1.8 V至3.3 V，辅助ADC工作在3.3 V电源。 可以通过内部LDO调节器或外部电源来提供所需的电压，LDO_EN引脚可控制LDO的启用和禁用。

2.5 时钟配置

2.5.1 时钟分配

接收路径ADC和发射路径DAC可以直接从CLKP/CLKN输入或片上DLL的输出进行时钟驱动。辅助ADC采样时钟始终是输入时钟的分频版本，辅助DAC与串行端口时钟同步更新。

2.5.2 DLL时钟乘法

器件包含一个循环DLL，可将输入的CLK信号（REFCLK）乘以可编程的M/N因子，生成不同频率的DLL输出时钟（DLLCLK）。DLL的锁定范围为100 MHz至310 MHz，需要外部环路滤波器来保证稳定运行。

2.5.3 时钟倍频器

接收和发射数据路径各有一个时钟倍频器，仅在单数据速率时钟模式且无插值或抽取时使用。时钟倍频器的配置应根据DAC和ADC的采样率进行调整。

三、数字接口

AD9961/AD9963具有两个并行接口端口，即Tx端口和TRx端口，其操作模式分为全双工和半双工。

3.1 全双工模式

在全双工模式下，TRx端口输出接收路径的采样数据，Tx端口接收发射路径的输入数据。TRX端口的最大保证数据速率为200 MSPS，数据和时钟信号的时序关系可通过配置寄存器进行调整。

3.2 半双工模式

在半双工模式下，TRx端口既输出接收路径的采样数据，又接收发射路径的输入数据，Tx端口禁用。总线方向可通过TXIQ/TXnRX引脚或串行端口配置寄存器进行控制。

四、应用电路设计

4.1 接收路径输入配置

4.1.1 差分输入配置

为了获得最佳性能，模拟输入应采用差分输入配置。对于基带应用，ADA4937差分驱动器可提供出色的性能和灵活的接口。在交流耦合输入配置中，VOCM引脚应连接到提供足够输出驱动器余量的电压，通常将VOCM设置为放大器电源电压的1/2是最佳设置。

4.1.2 单端输入配置

单端输入配置会限制ADC的性能，为了获得最佳性能，应保持每个Rx输入的阻抗平衡。

4.2 发射路径输出配置

4.2.1 差分耦合使用变压器

RF变压器可用于将差分信号转换为单端信号，具有良好的失真性能和共模失真抑制能力，适用于高频应用。

4.2.2 差分缓冲输出使用运算放大器

双运算放大器可用于差分版本的单端缓冲电路，通过反馈电阻确定差分峰 - 峰信号摆动。

4.2.3 单端缓冲输出使用运算放大器

如ADA4899 - 1等运算放大器可用于将单端电流转换为电压，通过反馈电阻确定峰 - 峰信号摆动。

五、总结

AD9961/AD9963作为高性能、低功耗的MxFE转换器，具有丰富的功能和灵活的配置选项，适用于多种应用场景。在设计过程中，工程师们需要根据具体的应用需求，合理配置器件的参数，优化电源供应和时钟配置，选择合适的输入输出电路，以充分发挥器件的性能。同时，要注意遵循ESD防护措施，确保器件的可靠性和稳定性。

你在使用AD9961/AD9963进行设计时，遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。