AD6643双通道中频接收机：高性能与灵活性的完美结合

在电信应用的广阔领域中，对于高动态范围、低功耗和小尺寸的需求日益增长。AD6643作为一款11位、200 MSPS/250 MSPS的双通道中频（IF）接收机，正是为满足这些需求而精心设计的。今天，我们就来深入了解一下这款器件的特性、工作原理以及应用设计要点。

文件下载：AD6643BCPZ-250.pdf

一、产品特性亮点

1. 高性能数据处理

每个通道具备11位、250 MSPS的输出数据速率，展现出强大的数据处理能力。在NSR使能时，不同频段的SNR表现优异，如在55 MHz频段、90 MHz、250 MSPS时，SNR可达74.5 dBFS；在82 MHz频段、90 MHz、250 MSPS时，SNR为72.0 dBFS。NSR禁用时，在90 MHz、250 MSPS时，SNR也能达到66.2 dBFS，SFDR在185 MHz、250 MSPS时为85 dBc，充分满足了高动态范围的要求。

2. 低功耗设计

总功耗在200 MSPS时为706 mW，采用1.8 V电源电压，有效降低了功耗。同时，还具备灵活的掉电选项，可明显降低功耗，在掉电模式下功耗仅为10 mW。

3. 灵活的接口与配置

LVDS（ANSI - 644电平）输出，适合低成本FPGA系列。1至8整数输入时钟分频器（最大输入频率625 MHz），支持广泛的时钟方案。集成NSR电路，可提高奈奎斯特带宽内较小频段的信噪比性能，并且支持两种不同的输出模式，可通过SPI选择。

二、工作原理剖析

1. ADC架构

AD6643的架构由双前端采样保持电路和流水线型开关电容ADC组成。流水线结构允许各级并行处理，提高了转换效率。除最后一级外，每一级都包含低分辨率Flash型ADC、开关电容数模转换器（DAC）和级间余量放大器（MDAC），最后一级仅由闪存型ADC组成。输出级模块能实现数据对准、错误校正，并将数据传输到输出缓冲器。

2. 模拟输入考虑

模拟输入端是差分开关电容电路，在采样模式和保持模式之间切换。输入需要在半个时钟周期内完成建立，每个输入端串联小电阻，可降低驱动源输出级所需的峰值瞬态电流，两个输入端之间可配置并联电容提供动态充电电流，形成低通滤波器。在中频欠采样应用中，需去掉输入两端的并联电容以避免限制输入带宽。

3. 时钟输入

为充分发挥芯片性能，应使用差分信号作为采样时钟输入。时钟输入结构灵活，CMOS、LVDS、LVPECL或正弦波信号均可作为时钟输入，但要考虑时钟源抖动。内置输入时钟分频器，可对输入时钟进行1至8整数倍分频，占空比稳定器（DCS）上电时默认使能，可提供标称占空比为50%的内部时钟信号。

三、技术规格详解

1. ADC直流规格

包括分辨率、精度、失调误差、增益误差、微分非线性（DNL）、积分非线性（INL）等参数。不同速度等级（AD6643 - 200和AD6643 - 250）在这些参数上有相应的指标，如分辨率均为11位，失调误差在全温度范围内为±10 mV等。

2. ADC交流规格

涵盖信噪比（SNR）、信纳比（SINAD）、无杂散动态范围（SFDR）等参数。NSR使能和禁用时，不同输入频率下的SNR和SFDR表现不同，为不同应用场景提供了多样的选择。

3. 数字规格

涉及差分时钟输入、同步输入、逻辑输入等的电气特性，如差分时钟输入的逻辑兼容CMOS/LVDS/LVPECL，内部共模偏置为0.9 V等。

4. 开关规格和时序规格

规定了时钟输入参数、数据输出参数、唤醒时间等。例如，时钟输入速率最大为625 MHz，转换速率在AD6643 - 200为40 - 200 MSPS，AD6643 - 250为40 - 250 MSPS。

四、应用领域广泛

1. 通信领域

适用于分集无线电和智能天线（MIMO）系统、多模式数字接收机（3G），如WCDMA、LTE、CDMA2000、WiMAX、TD - SCDMA等。其能够对很宽的中频频谱进行数字化处理，降低了器件的成本和复杂度，非常适合电信系统中的分集接收和数字预失真（DPD）观测路径。

2. 通用软件无线电

凭借其高性能和灵活性，可应用于通用软件无线电领域，满足不同的通信需求。

五、设计指南要点

1. 电源和接地

建议使用两个独立的1.8 V电源，一个用于模拟输出（AVDD），一个用于数字输出（DRVDD）。使用多个不同的去耦电容，放置在接近PCB入口点和器件引脚的位置，并缩短走线长度。仅需要一个PCB接地层，合理去耦和分隔模拟、数字和时钟模块。

2. 裸露焊盘散热

将ADC底部的裸露焊盘连接至模拟地（AGND），PCB上的连续铜平面应与裸露焊盘匹配，铜平面上设置多个通孔以降低热阻，采用绝缘环氧化物填充或堵塞通孔。

3. VCM引脚

VCM引脚应通过0.1 μF电容去耦至地，为获得最佳通道间隔离性能，VCM引脚与通道A、B模拟输入网络连接之间应连接33 Ω电阻。

4. SPI端口

当需要转换器充分发挥全动态性能时，应禁用SPI端口。若其他器件使用板上SPI总线，可能需要在总线与AD6643之间连接缓冲器，防止信号在关键采样周期内变化。

AD6643以其卓越的性能、灵活的配置和广泛的应用领域，为电子工程师在电信应用设计中提供了一个优秀的选择。在实际设计过程中，我们需要充分考虑其技术规格和设计指南要点，以确保器件能够发挥出最佳性能。大家在使用AD6643的过程中，有没有遇到过一些独特的问题或者有什么特别的应用经验呢？欢迎在评论区分享交流。