AMD Spartan UltraScale+ FPGA助力边缘计算应用开发

算力是智能世界的核心驱动力之一，这是不争的事实。值得注意的是，如今算力的部署，其重心正加速从云端向网络边缘侧迁移，因此不依赖高带宽资源、能够在更靠近数据源的地方实现智能决策、实时响应的边缘计算业已成为行业的热点，得以快速发展。

支撑边缘计算的快速演进，必然需要相应的算力器件作为硬件平台。在这方面，开发者有多种技术选择，其中FPGA作为一种硬件可编程、低延迟、高能效的异构算力方案，日益体现出独特的价值，并在越来越多的边缘计算场景中得以“重用”。

图1：Spartan UltraScale+ FPGA(图源：AMD / Xilinx)

具体来讲，FPGA在边缘计算中的优势体现在以下几个方面：

硬件可编程与可动态重构的扩展性。这使得FPGA在具有硬件加速的高性能同时兼具灵活性，无需更换芯片即可重配置，快速响应设计需求的变化。

出色的低延迟与确定性，FPGA可将算法直接映射为硬件电路，因此与基于软件编程的CPU/GPU等器件相比，能够更好地满足实时精确控制所需。

更高的能效比，FPGA只为特定任务定制逻辑，无冗余的通用计算单元，与通用型的 CPU/GPU相比，能效优势明显。

定制化的I/O接口配置能力：FPGA可根据应用所需配置为不同的I/O接口，原生支持多样化的接口协议(甚至是非标接口)，且全链路硬件化，与其他接口数量和支持协议固定的器件相比，这无疑是一大优势。

中小批量应用的成本优势，与专用的ASIC相比，FPGA无需高昂的研发、流片成本，更适合于中小批量、定制化的场景，这对于相对“碎片化”的边缘计算应用十分有利。

正是看到了FPGA对于边缘计算的独特价值，近年来主流FPGA厂商一直在瞄准这一市场进行更深入的产品布局。

边缘计算发展对FPGA提出新要求

当然，想要“布局精准”，肯定需要对边缘计算市场的发展趋势有更为敏锐和清晰地认知，并以此为据定义与之匹配的FPGA产品。

那么，今天边缘计算的发展有哪些显著的趋势，对与之匹配的FPGA会提出哪些新的要求呢?归纳起来有以下五点：

1强连接：边缘设备需要和越来越多的传感器和外部功能组件连接，这使得可扩展的连接性成为衡量FPGA性能时一个更为关键的因素。

2高能效：在一些新兴的边缘计算领域，如可穿戴医疗设备，需要在性能和功耗之间实现更优的均衡。

3小型化：更紧凑的封装，会让FPGA更容易集成到系统中，进而推动边缘设备的小型化和轻量化设计。

4低成本：成本的优化无疑会大大扩展FPGA的应用版图，使其能够渗透到以往其他竞争算力器件的固有市场。

5高安全：对安全性的要求一直是伴随着边缘计算的发展同步加码的，特别是后量子密码算法等新技术的发展，也需要嵌入式算力器件通过技术迭代及时跟进。

不难看出，随着边缘计算的发展，相关市场对于FPGA产品的需求，正在从“性能优先”向“追求功耗、成本、安全、连接性等多维均衡”转变。哪个产品能够看准这个机遇，自然就有机会“吃”到相应的市场红利。

面向成本和能效敏型应用的FPGA

AMD / Xilinx的Spartan UltraScale+ FPGA就是看准这一市场切入点，应运而生的产品。该系列产品依然是基于AMD面向16nm及更先进工艺节点的UltraScale+架构，继承了这一平台在性能、功耗与集成度等方面成熟的体系优势;与此同时，又专为成本敏感、能效优先型的边缘计算应用进行了优化，与UltraScale+系列的其他产品(如Artix、Kintex和Virtex等)形成互补，也为UltraScale+产品组合提供了至关重要的一块拼图。

具体来讲，Spartan UltraScale+ FPGA的独特定位，及其为边缘计算应用开发带来的价值，体现在以下五个方面：

1高I/O密度与灵活接口

Spartan UltraScale+ FPGA支持多达572个GPIO，覆盖1.2V至3.3V多种电平标准;提供多达8个运行速度为16.3 Gb/s的GTH收发器，用于高速数据传输和额外带宽;还支持PCIe Gen4及MIPI D-PHY接口，为开发者提供了极大的灵活性，以轻松应对传感器聚合、桥接、板级管理等I/O密集型应用所需。

2小封装中的高I/O与逻辑单元比

与其他系列FPGA相比，Spartan UltraScale+配置的逻辑单元规模不算大(从11K到218K)，但对应的I/O数量却很可观(从304个到527个)，这使其具有更高的“I/O与逻辑单元比”。这样的设计带来两个好处：一方面是有效“控制”器件的封装面积——可小至10mm x 10mm;另一方面又让开发者在使用尽可能减少额外组件的同时，能够通过丰富的连接功能实现特定应用，进而赋能系统的小型化设计。

3出色的低功耗与高能效

得益于先进的16nm FinFET工艺，Spartan UltraScale+ FPGA相比上一代28nm产品，总功耗预计降低高达30%。同时，通过集成硬核LPDDR4x / LPDDR5存储器控制器和PCIe硬核IP模块，可进一步令系统能效提升约60%!

4先进的安全特性

虽然是成本优化型FPGA，Spartan UltraScale+器件仍配备有强大的安全特性，包括物理不可克隆函数 (PUF)、用于身份验证的主公钥/次公钥 (PPK/SPK)、用于加密的真随机数生成器(TRNG)等，同时支持NIST认证的后量子密码算法，帮助开发者构建从硬件信任根到全生命周期的主动安全防御体系。

5完整的生态支持加速设计开发

AMD的Vivado Design Suite开发工具，为Spartan UltraScale+提供从综合、布局布线到调试的全流程支持，大大降低了FPGA开发门槛，加速设计实现。这也有助于减少边缘计算系统整体的研发成本，提高开发效率。

综上所述，Spartan UltraScale+ FPGA针对成本敏感型的边缘计算应用市场，进行了全面的优化，以高数量I/O、出色的能效表现以及先进的安全功能，为嵌入式视觉、医疗、工业互联、机器人与视频等应用提供理想的解决方案。

图2：Spartan UltraScale+ FPGA产品组合(图源：AMD / Xilinx)

体验从验证到量产的极速开发

特别值得一提的是，为了帮助开发者快速体验并部署Spartan UltraScale+ FPGA，AMD / Xilinx推出了SCU35评估套件。该套件基于Spartan UltraScale+ SU35P器件(36K逻辑单元，高达304个I/O)，提供了一个功能完整、开箱即用的开发平台，有助于大幅缩短从概念验证到原型设计的周期。

图3：Spartan UltraScale+ FPGA SCU35评估套件(图源：AMD / Xilinx)

在加速Spartan UltraScale+ FPGA开发方面，SCU35评估套件体现出三大特点：

01丰富的板级连接选项

丰富的I/O资源是Spartan UltraScale+ FPGA核心优势之一，因此SU35套件提供了丰富的板级连接选项，使得开发者能够全面评估该FPGA的性能，而无需定制板卡。SU35套件的板级连接选项包括：

2个MikroE Click接口

1个HSIO连接器

Arduino Shield I/O扩展接口

4个Pmod和2x Raspberry Pi HAT扩展接口

MII 10/100以太网(RJ-45)

64 Mb HyperRAM存储器

这些接口覆盖了主流的传感器、执行器和通信模块，让开发者可以灵活地搭建复杂系统。

图4：SCU35评估套件的板载资源(图源：AMD / Xilinx)

02开箱即用型开发体验

开发流程复杂、学习曲线陡峭，一直是制约FPGA更广泛应用的痛点。针对这一挑战，SCU35 评估套件通过与AMD的Vivado等工具和相关开发生态无缝集成，让开发人员不仅可以利用AMD所提供的工具、IP库、示例设计和教程等资源快速启动FPGA评估，还可以将多种第三方外设连接到SCU35套件，获得更丰富的生态资源支持。这种“开箱即用”的体验，即使缺乏FPGA经验的工程师也能快速上手，走入FPGA开发的大门。

03从原型到量产的全流程支持

SCU35评估套件不仅适用于前期评估，其硬件设计和引脚分配充分考虑了与量产板的兼容性，因此开发者完全可以在该平台上验证I/O配置、功耗优化和安全策略，并将成熟的设计直接迁移到目标量产器件，从而降低风险、缩短上市时间。

也就是说，通过SCU35评估套件，开发者能够以极低的初期投入，快速上手验证Spartan UltraScale+ FPGA在高I/O、低功耗应用中的表现，并为边缘计算产品的规模化部署奠定坚实基础。

本文小结

伴随着边缘计算的发展，FPGA作为一种硬件可编程、低延迟、高能效的算力平台，扮演着日益重要的角色。

而且，FPGA也在跟随着边缘计算市场的演进快速迭代，发展出与之相适应的新品类。比如AMD / Xilinx 的Spartan UltraScale+ FPGA系列，在成本优化型产品组合中，以更高I/O与逻辑单元比特性脱颖而出，填补了高接口密度、低功耗、成本敏感型应用的市场空白，极具市场潜力。

而与Spartan UltraScale+ FPGA配套的SCU35评估套件，更是为开发者提供了一条从原型验证到规模商用的捷径，让广大开发者能够在边缘计算时代轻松地玩转FPGA，为更多的创新应用赋能!