0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

南亚科技3D堆叠AI内存UltraWIO技术

晶芯观察 来源:未知 作者:综合整理 2026-03-06 14:10 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

南亚科技近日首度对外界披露其定制化AI内存的研发进度。公司表示,正与多家逻辑IC厂及生态系伙伴合作,部分产品已进入试产阶段,预计今年下半年将浮现更多具体成果。

此次南亚科技主推的技术为 UltraWIO(Ultra Wide I/O,超宽输入输出介面)架构内存。该架构并非JEDEC标准的DRAM产品,而是与客户的AI运算引擎(AI Engine)紧密整合的客制化方案。其概念类似于高带宽内存(HBM)与GPU之间的协作模式,通过大幅增加数据通道数与带宽,解决AI运算中的数据存取效率瓶颈。

在物理整合上,UltraWIO将采用 3D堆叠与先进封装技术,未来可能导入Wafer-on-Wafer(WoW)技术,其中第一层DRAM堆叠将由南亚科技自行完成,逻辑芯片则由合作伙伴设计。

针对市场布局,南亚科技指出,现阶段AI运算仍以GPU搭配HBM为主流,但随着AI推理需求快速增长,未来不一定所有应用都采用HBM,可能会出现更多内存架构组合,例如GDDR、Local Memory及客制化内存。随着AI PC、AI手机及各类终端AI装置需求升温,南亚科技期望通过 UltraWIO客制化内存与ASIC的异质整合,在新兴AI终端运算市场建立技术壁垒。

此前,南亚科技总经理李培瑛表示,AI 应用内存的四大关键元素分别是高密度先进 DRAM、3D TSV 硅通孔工艺与多芯片封装、HBM 设计能力、逻辑 Base Die。

南亚科技目前已完成高密度先进 DRAM 技术部署,正同伙伴补丁科技、福懋科技一道推进 TSV 和封装,HBM 设计和逻辑制程 Base Die 则将以战略性投资与合作形式实现。其定制化 DRAM 项目预计最快可在 2026 年取得验证,2026 年底至 2027 年贡献业绩。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    端侧AI堆叠DRAM”技术,这些国内厂商发力!

    3D DRAM等定制化存储方案正是基于利基存储和先进封装,以近存计算的方式满足AI推理的存储需求。SoC厂商、下游终端厂商都在积极适配这一类新型存储。   华邦电子CUBE   华邦电子推出
    的头像 发表于 09-08 06:05 1.3w次阅读
    端侧<b class='flag-5'>AI</b>“<b class='flag-5'>堆叠</b>DRAM”<b class='flag-5'>技术</b>,这些国内厂商发力!

    TOFcam-660 3D相机:技术详解与应用指南

    TOFcam-660 3D相机:技术详解与应用指南 在当今科技飞速发展的时代,3D相机技术在诸多领域展现出巨大的应用潜力。TOFcam-660作为一款成本优化的
    的头像 发表于 05-10 16:15 727次阅读

    3D NAND中的Channel Hole工艺介绍

    Channel Hole(沟道通孔)是3D NAND闪存制造中的核心工艺步骤。它是指在垂直堆叠的多层栅极或介质层中,刻蚀出贯穿整个堆叠结构的细长通孔。这些通孔从顶层延伸至底层,垂直于晶圆表面,穿过上百层存储单元。
    的头像 发表于 04-14 11:43 486次阅读
    <b class='flag-5'>3D</b> NAND中的Channel Hole工艺介绍

    3D堆叠到二维材料:2026年芯片技术全面突破物理极限

    2026年半导体行业跨越物理极限:3D堆叠芯片性能提升300%,二维材料量产为1纳米工艺铺路。探讨芯片技术在算力、能耗与全球化合作中的关键进展。
    的头像 发表于 02-03 14:49 538次阅读

    简单认识3D SOI集成电路技术

    在半导体技术迈向“后摩尔时代”的进程中,3D集成电路(3D IC)凭借垂直堆叠架构突破平面缩放限制,成为提升性能与功能密度的核心路径。
    的头像 发表于 12-26 15:22 1090次阅读
    简单认识<b class='flag-5'>3D</b> SOI集成电路<b class='flag-5'>技术</b>

    一文掌握3D IC设计中的多物理场效应

    EDA半导体行业正处在一个关键转折点,摩尔定律的极限推动着向三维集成电路(3D IC)技术的转型。通过垂直集成多个芯粒,3D IC 在性能、功能性和能效方面实现了进步。然而,堆叠芯片引
    的头像 发表于 12-19 09:12 794次阅读
    一文掌握<b class='flag-5'>3D</b> IC设计中的多物理场效应

    浅谈2D封装,2.5D封装,3D封装各有什么区别?

    集成电路封装技术从2D3D的演进,是一场从平面铺开到垂直堆叠、从延迟到高效、从低密度到超高集成的革命。以下是这三者的详细分析:
    的头像 发表于 12-03 09:13 1570次阅读

    半导体“HBM和3D Stacked Memory”技术的详解

    3D Stacked Memory是“技术方法”,而HBM是“用这种方法解决特定问题的产品”。
    的头像 发表于 11-07 19:39 6949次阅读
    半导体“HBM和<b class='flag-5'>3D</b> Stacked Memory”<b class='flag-5'>技术</b>的详解

    Socionext推出3D芯片堆叠与5.5D封装技术

    3D及5.5D的先进封装技术组合与强大的SoC设计能力,Socionext将提供高性能、高品质的解决方案,助力客户实现创新并推动其业务增长。
    的头像 发表于 09-24 11:09 2897次阅读
    Socionext推出<b class='flag-5'>3D</b>芯片<b class='flag-5'>堆叠</b>与5.5<b class='flag-5'>D</b>封装<b class='flag-5'>技术</b>

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    闪存。 现在应用于逻辑芯片,还在起步阶段。 2)3D堆叠技术面临的挑战 3D堆叠技术面临最大挑战
    发表于 09-15 14:50

    iTOF技术,多样化的3D视觉应用

    。这些技术与人工智能 (AI) 相结合,正在改变各行各业和人类生活方式的运营范式。 With the proliferation of 3D perception technologies
    发表于 09-05 07:24

    索尼与VAST达成3D业务合作

    近日,索尼空间现实显示屏与VAST旗下的3D大模型Tripo AI正式宣布达成业务合作:双方将围绕裸眼3D显示技术AI驱动的
    的头像 发表于 08-28 17:32 1842次阅读

    AD 3D封装库资料

     AD  PCB 3D封装
    发表于 08-27 16:24 8次下载

    EtherCAT科普系列(17):EtherCAT技术在多自由度 3D 打印领域应用

    3D打印技术即三维快速成型打印技术,是一种新型增材制造方式。区别于传统的“减材制造技术”,3D打印通过数字化模型离散目标实体模型,再通过材料
    的头像 发表于 07-28 11:53 2601次阅读
    EtherCAT科普系列(17):EtherCAT<b class='flag-5'>技术</b>在多自由度 <b class='flag-5'>3D</b> 打印领域应用

    3D AD库文件

    3D库文件
    发表于 05-28 13:57 6次下载